Storage-2---串行Nor Flash

1.OctaBus Memory

特征屬性：

OctaBus Memory也叫XSPI，Octal Flash，Octal RAM。OctaBus Memory是一個高速，低引腳數(shù)的內存類型，利用JEDEC xSPI接口，Octal（xSPI）接口提高了系統(tǒng)性能，簡化了設計，并降低了系統(tǒng)成本。Serial Nor Flash的最新八進制系列產(chǎn)品包括：八進制（xSPI）Flash、八進制RAM和八進制MCP。OctaBus Memory將閃存和RAM存儲器集成到同一數(shù)據(jù)I/O總線中，將引腳數(shù)量減少到12個。

結構：

XSPI接口如圖2-1，圖2-2所示，XSPI向下還可以兼容SPI。

圖2-1：XSPI接口

圖2-2：OctaBus Memory內部結構

接口：

OctaBus Memory內存基于JEDEC xSPI接口和命令協(xié)議，提供可擴展的I/O功能，從當前的四路I/O擴展到八路I/O（請注意這里不能和之前的Twin Quad Serial Nor Flash (x8 SPI)弄混，Twin Quad Serial Nor Flash是兩片x4堆疊），有效地擴大Serial Nor Flash吞吐量。OctaBus Memory還保留了與普通單I/O Serial Nor Flash兼容的特性，可以以最小的代價維持用戶使用Serial Nor Flash的靈活性，該接口提供同時讀寫功能，允許在寫入時從一個內存組進行讀訪問。

傳輸速度和容量：

SDR模式下，速率為133MHZ，在使用DQS（數(shù)據(jù)頻閃器）的X8雙數(shù)據(jù)速率（DDR）模式下，速率高達200MHz，同時擁有高達400MB/s的讀取吞吐量。

Octal（xSPI）閃存提供了需要快速即時啟動時間的嵌入式系統(tǒng)所需的性能，8-I/O閃存提供了400MB/s的讀取帶寬，比四路SPI閃存快4倍多。八進制RAM內存還在節(jié)省空間的同時提供400MB/s的讀取吞吐量。OctaBus Memory是RAM有限的SOC理想的板載RAM，并為系統(tǒng)提供快速的讀寫操作。

OctaBus Memory內存為統(tǒng)一的128KB扇區(qū)、4KB和32KB子扇區(qū)以及256字節(jié)的頁面。還支持可選的64KB扇區(qū)，該類型器件還包括可永久鎖定的64字節(jié)OTP區(qū)域，容量64Mb-2Gb。

2. HyperFlash?

HyperFlash存儲器使用了HyperBus低引腳數(shù)、高速的接口，并結合了芯片內執(zhí)行（XIP）功能和數(shù)據(jù)存儲閃存存儲器的最佳特性，在擁有大容量、快速編程的數(shù)據(jù)存儲閃存的同時，HyperFlash還能對XIP閃存進行快速的隨機訪問。

HyperFlash在并行Nor閃存引腳數(shù)量的三分之一上提供333MB/s的讀取帶寬，可提供汽車高級駕駛輔助系統(tǒng)（ADAS）、儀表盤和信息娛樂系統(tǒng)、工廠自動化以及網(wǎng)絡路由器和開關中嵌入式系統(tǒng)所需的高速性能。

例如上電后，將存儲在Nor Flash中的引導代碼快速傳送到MCU，MCU快速運行將存儲在Nor Flash中的預渲染圖像傳送到圖形MCU，支持高分辨率顯示，通過快速傳遞多個圖像來顯示復雜的運動和圖形，例如數(shù)字儀表盤中的轉速表指針。

特征屬性：

與并行Nor相比，12引腳接口降低了BOM成本，低功耗模式下支持深度斷電（8uA）。1.8V或3.0V的內核和I/O供電，通過HyperBus?DDR（雙數(shù)據(jù)速率）接口可實現(xiàn)高速的讀取吞吐量

結構：

圖2-3是HyperFlash結構圖，與同樣8位的OctaBus Memory相比，HyperFlash不與SPI兼容。

圖2-3：HyperFlash內部結構

接口：

x8接口，HyperFlash具有一個8位（一個字節(jié)）帶寬的DDR數(shù)據(jù)總線，并且只使用了一個字寬（16位數(shù)據(jù)）的地址邊界。執(zhí)行讀取操作時，每一個時鐘周期內將傳輸16位數(shù)據(jù)（在時鐘上下沿各傳輸8位），寫入操作期間，在每一個時鐘周期也傳輸16位數(shù)據(jù) 。

傳輸速度和容量：

HyperFlash系列產(chǎn)品包括多種容量，覆蓋容量：128Mb-512Mb。x8接口以166MHz DDR運行，提供333MB/s的讀取帶寬。

讀取過程：

在每一個時鐘周期內，DDR接口協(xié)議支持在DQ輸入/輸出信號傳輸兩個數(shù)據(jù)字節(jié)。HyperFlash的每一個讀取或寫入訪問操作包含一系列的16位寬、一個時鐘周期長的數(shù)據(jù)傳輸 （位于內部 HyperFlash核心中）以及兩個相應的8位寬、半個時鐘周期長的數(shù)據(jù)轉換（位于DQ信號上）。所有的數(shù)據(jù)和指令/地址都是按照DDR方式通過8位數(shù)據(jù)總線傳輸?shù)?，接收DQ信號上的指令/地址/數(shù)據(jù)信息時，HyperFlash器件將使用時鐘輸入信號來捕獲信息。讀取寫入數(shù)據(jù)選通（RWDS）是HyperFlash器件的輸出信號，用于指示存儲器中的數(shù)據(jù)被傳輸?shù)街鳈C。在讀取操作的數(shù)據(jù)傳輸階段，RWDS將參照時鐘的上升沿和下降沿。指令/地址/寫入數(shù)據(jù)值的中心同各個時鐘沿對齊的，而各個讀取數(shù)據(jù)值同RWDS的轉換邊沿對齊。

每個隨機讀取操作都會訪問一個32字節(jié)長的數(shù)據(jù)，每一組對齊的數(shù)據(jù)被稱為一頁。每頁中都包含一對16字節(jié)的陣列數(shù)據(jù)對齊組，該組被稱為半頁，所有半頁都同16字節(jié)的地址邊界對齊。每個讀取操作需要兩個時鐘周期來定義目標行地址和突發(fā)類型，以及等于tACC的初始訪問延遲時間。在初始延遲期間，第三個時鐘周期指定了目標半頁內的開始地址，初始數(shù)據(jù)值被讀取后，在下一個時鐘周期內可使用回卷或線性序列讀取頁中的其它數(shù)據(jù)。配置為線性突發(fā)模式時，當一個頁面正向外輸出數(shù)據(jù)時，器件將自動提取MirrorBit閃存存儲器陣列中下一頁中的數(shù)據(jù)。通過這種同時進行的突發(fā)輸出和提取陣列中的數(shù)據(jù)，可以實現(xiàn)線性突發(fā)操作保持數(shù)據(jù)傳輸速率可達333MB/s（1個字節(jié)（8位數(shù)據(jù)總線）×2（兩個時鐘沿上的數(shù)據(jù)）*166MHz=333MB/s）。