近幾年來(lái)，設(shè)計(jì)先進(jìn)的系統(tǒng)級(jí)芯片（SoC）、系統(tǒng)級(jí)封裝（SiP）和PCB所需的成本和時(shí)間急劇增加。 DARPA（美國(guó)國(guó)防先期研究計(jì)劃局）通過(guò)兩項(xiàng)新的電子設(shè)計(jì)自動(dòng)化（EDA）研究項(xiàng)目：電子設(shè)備智能設(shè)計(jì)（IDEA，Intelligent Design of Electronic Assets）計(jì)劃和高端開源硬件（POSH，Posh Open Source Hardware）計(jì)劃，以解決這些挑戰(zhàn)。

兩個(gè)項(xiàng)目共同的目標(biāo)是克服芯片設(shè)計(jì)日益復(fù)雜化和成本的問(wèn)題，這些研究工作是要?jiǎng)?chuàng)建一個(gè)通用硬件編譯器，能夠直接從源代碼和原理圖中自動(dòng)生成準(zhǔn)備好的GDSII圖形——本質(zhì)上是開發(fā)相當(dāng)于一個(gè)軟件編譯器。實(shí)現(xiàn)這個(gè)目標(biāo)將需要推進(jìn)機(jī)器學(xué)習(xí)、優(yōu)化算法和專家系統(tǒng)的最新技術(shù)水平。

POSH項(xiàng)目的目標(biāo)是創(chuàng)建一個(gè)開源的硅模塊庫(kù)，IDEA項(xiàng)目希望能夠生成各種開源和商業(yè)工具，以實(shí)現(xiàn)自動(dòng)測(cè)試這些模塊并將其加入到SoC和印刷電路板中。

據(jù)悉，這兩個(gè)項(xiàng)目涉及10多家公司和200多名研究人員。

在前些天，即6月24日~28日于美國(guó)舊金山召開的第55屆“設(shè)計(jì)自動(dòng)化大會(huì)”（DAC）上，負(fù)責(zé)管理這兩個(gè)項(xiàng)目的Andreas Olofsson同與會(huì)者探討了以上議題，以及與構(gòu)建通用硬件編譯器相關(guān)的技術(shù)挑戰(zhàn)，并分析了其可能對(duì)當(dāng)前半導(dǎo)體生態(tài)系統(tǒng)產(chǎn)生的潛在影響。

據(jù)悉，Andreas Olofsson于2017年1月加入DARPA，擔(dān)任微系統(tǒng)技術(shù)辦公室的項(xiàng)目經(jīng)理。他擅長(zhǎng)智能設(shè)計(jì)自動(dòng)化、系統(tǒng)優(yōu)化和開放硬件。在到達(dá)DARPA之前，Olofsson有20年半導(dǎo)體大廠的工作經(jīng)歷，包括在德州儀器，ADI和Adapteva設(shè)計(jì)和測(cè)試低功耗處理器、混合信號(hào)電路。他同時(shí)也是IEEE的成員，擁有9項(xiàng)美國(guó)專利。

圖：Andreas Olofsson

從2008年到2016年，Olofsson擔(dān)任Adapteva首席執(zhí)行官，在那里他開發(fā)了Epiphany架構(gòu)和Parallella開源計(jì)算機(jī)。Parallella促進(jìn)了并行計(jì)算的普及，并促進(jìn)了全球10,000個(gè)開發(fā)人員和200所大學(xué)的共同發(fā)展。

EDA面對(duì)的挑戰(zhàn)

15年前，芯片制造業(yè)對(duì)設(shè)計(jì)短板非常擔(dān)憂。在阿納海姆舉行的第40屆設(shè)計(jì)自動(dòng)化大會(huì)（DAC）上，Gartner Dataquest的分析師Gary Smith指出了90nm工藝推出時(shí)出現(xiàn)的一個(gè)問(wèn)題，根據(jù)摩爾定律的規(guī)模提供晶體管，但芯片制造商發(fā)現(xiàn)越來(lái)越難以使其得到良好的使用。

“雖然90nm的柵極設(shè)計(jì)達(dá)到了5000萬(wàn)門，但設(shè)計(jì)人員還是沒有設(shè)計(jì)出1億個(gè)門，”Smith在2003年說(shuō)，“EDA需要每隔10~12年進(jìn)行一次重大技術(shù)更新，以確保其能跟上芯片設(shè)計(jì)和制造的發(fā)展?！?/p>

隨著21世紀(jì)初期設(shè)計(jì)短板的凸顯，Synopsys和其他相關(guān)公司主要將IP重用作為他們提供的縮小設(shè)計(jì)差距的主要武器，而不是系統(tǒng)級(jí)和行為編譯工具。IP重用幫助設(shè)計(jì)人員實(shí)現(xiàn)了數(shù)十億晶體管SoC。但是DARPA表示，新的差距已經(jīng)出現(xiàn)，EDA必須要有新的變化。

圣地亞哥加利福尼亞大學(xué)的Andrew Kahng教授曾經(jīng)表示：“晶圓的成本幾乎總是以每平方毫米計(jì)算，但是這種設(shè)計(jì)成本已經(jīng)失控了?！?/p>

IBM副總裁AI Dario Gil也曾指出，由于面臨更快完成項(xiàng)目的壓力，這已成為關(guān)鍵問(wèn)題之一。 “設(shè)計(jì)周期可能會(huì)持續(xù)數(shù)年，”他說(shuō)，“鑒于AI正在快速興起，設(shè)計(jì)自動(dòng)化的提高非常重要。”

解決方案探究

截至2016年底，Olofsson是Adapteva的首席執(zhí)行官，該公司擁有并行處理器設(shè)計(jì)的充足資金，在當(dāng)時(shí)聲名鵲起。Olofsson結(jié)合Adapteva的經(jīng)驗(yàn)，演示了降低設(shè)計(jì)成本的一種方法——充分利用復(fù)制塊。

這一次，我們可能在更廣泛的高級(jí)設(shè)計(jì)自動(dòng)化中找到解決問(wèn)題的答案，與摩爾1965年文章“第三頁(yè)”的評(píng)論一致：“也許新設(shè)計(jì)的自動(dòng)化程序可能會(huì)從邏輯圖轉(zhuǎn)化為技術(shù)實(shí)現(xiàn)，而無(wú)需任何特殊工程”。

DARPA在“第三頁(yè)”的指引下，參照摩爾文章的相關(guān)部分，提出了幾個(gè)方案，“目標(biāo)是為系統(tǒng)芯片，系統(tǒng)級(jí)封裝和PCB創(chuàng)建一個(gè)無(wú)人在場(chǎng)的24小時(shí)周轉(zhuǎn)布局生成器，”O(jiān)lofsson說(shuō)。

問(wèn)題很復(fù)雜

今天的設(shè)計(jì)差距本質(zhì)不同于21世紀(jì)初的情形。Kahng表示，主要問(wèn)題在于設(shè)計(jì)的不可預(yù)測(cè)性。工具設(shè)置的小改動(dòng)會(huì)導(dǎo)致芯片面積或性能的巨大差異。他指出，Pulpino SoC是一款基于開源RISC-V架構(gòu)的研究項(xiàng)目，采用14nm FinFET實(shí)現(xiàn)，目標(biāo)頻率1GHz，而僅為10MHz的頻率變化可能導(dǎo)致面積增加6％。

Olofsson提出了“硅編譯器”，用以來(lái)大幅提高設(shè)計(jì)自動(dòng)化水平。然而，DARPA并沒有排除IP重用選項(xiàng)——這次是基于開源運(yùn)動(dòng)，盡管基于通用公共許可證（GPL）的版本在軟件中盛行。Olofsson還給出了RISC-V，Open Cores和Open Compute Project作為使用開源硬件IP可能實(shí)現(xiàn)的早期例子。

“在我看來(lái)，你只能設(shè)計(jì)得更快，以提高生產(chǎn)力。對(duì)于已經(jīng)使用和驗(yàn)證的組件，我們應(yīng)該能夠以接近零成本的方式降低它們，”O(jiān)lofsson說(shuō)。

DARPA的目標(biāo)

DARPA計(jì)劃的總體目標(biāo)是使大型SoC的設(shè)計(jì)成本降至200萬(wàn)美元，雖然這個(gè)數(shù)字本身可能會(huì)被先進(jìn)節(jié)點(diǎn)的掩模成本所掩蓋，但Olofsson指出，可以使用MPW作為約束10000個(gè)單位的生產(chǎn)成本的方法，國(guó)防部通常需要這些單位。

高度自動(dòng)化設(shè)計(jì)的核心程序是IDEA。DARPA去年發(fā)布了第一份IDEA和POSH文件，并于本月初（2018年6月11日）向Northrop Grumman公司頒發(fā)了第一份“第三頁(yè)設(shè)計(jì)”項(xiàng)目合同。

IDEA分為兩部分：第一個(gè)技術(shù)領(lǐng)域（TA1）涵蓋了未注釋的原理圖和RTL代碼的自動(dòng)化統(tǒng)一物理設(shè)計(jì)。DARPA希望這將包括對(duì)自動(dòng)重定時(shí)和門級(jí)省電技術(shù)，以及測(cè)試邏輯插入的支持。 第二個(gè)（TA2）使用大型現(xiàn)成數(shù)據(jù)庫(kù)來(lái)選擇候選區(qū)塊，以支持高層設(shè)計(jì)。

DARPA期望在這些計(jì)劃下開發(fā)的系統(tǒng)能夠利用機(jī)器學(xué)習(xí)和數(shù)據(jù)挖掘等技術(shù)。 Gil在自動(dòng)化設(shè)計(jì)中描述了作為SysTunSys項(xiàng)目的一部分的實(shí)驗(yàn)，作為業(yè)界可以研究的一種方法。 該軟件將運(yùn)行許多合成作業(yè)并行使用不同的參數(shù)，以嘗試自動(dòng)查找sweetspots。

機(jī)器學(xué)習(xí)的使用也可能有助于創(chuàng)建有效的模型，以預(yù)測(cè)方方面面，以便實(shí)施工具可以更快地轉(zhuǎn)向與現(xiàn)實(shí)相關(guān)的答案。 “我們想要預(yù)測(cè)沒有分析的時(shí)間。 我們的希望是在有限數(shù)量的角落上運(yùn)行靜態(tài)時(shí)序分析”，Kahng說(shuō)。

Kahng表示，共享數(shù)據(jù)對(duì)于自動(dòng)化設(shè)計(jì)的成功至關(guān)重要。加州大學(xué)伯克利分校的David Patterson教授在主題演講中指出，開源硬件（例如RISC-V項(xiàng)目）有助于推動(dòng)敏捷設(shè)計(jì)的思路，讓團(tuán)隊(duì)快速迭代。

Olofsson預(yù)計(jì)IDEA的臨時(shí)階段將在今年年底完成，并初步整合各種技術(shù)，使其能夠創(chuàng)建自動(dòng)化硅編譯器，以實(shí)現(xiàn)50％的PPA目標(biāo)?！白罱K目標(biāo)是達(dá)到100％的PPA。也許并不比世界上任何一支‘球隊(duì)’都好，但是在實(shí)施過(guò)程中會(huì)擊敗很多‘球隊(duì)’，”他在DAC上表示。

DARPA的電子復(fù)興計(jì)劃（ERI）

為了應(yīng)對(duì)微電子技術(shù)領(lǐng)域面對(duì)的來(lái)自工程技術(shù)和經(jīng)濟(jì)成本方面的挑戰(zhàn)。對(duì)于已持續(xù)發(fā)展了半個(gè)世紀(jì)的摩爾定律，這些問(wèn)題如果得不到解決，勢(shì)必會(huì)影響未來(lái)的發(fā)展。

為保持電子行業(yè)健康的發(fā)展勢(shì)頭，確保技術(shù)進(jìn)步以同樣快速的速度持續(xù)下去，DARPA于2017年6月啟動(dòng)了電子復(fù)興計(jì)劃（ERI）。該計(jì)劃由6個(gè)項(xiàng)目組成，涉及電路設(shè)計(jì)，材料和集成和系統(tǒng)架構(gòu)。具體包括：

1、新式計(jì)算基礎(chǔ)需求（FRANC：Foundations Required for Novel Compute）；

2、三維單芯片系統(tǒng)（3DSoC：Three Dimensional Monolithic System-on-a-Chip）；

3、高端開源硬件（POSH：Posh Open Source Hardware）；

4、電子設(shè)備智能設(shè)計(jì)（IDEA：Intelligent Design of Electronic Assets）；

5、特定領(lǐng)域片上系統(tǒng)（DDSoC：Domain-Specific System on a Chip）；

6、軟件定義硬件（SDH：Software Defined Hardware）

在以上這6個(gè)項(xiàng)目中，IDEA和POSH項(xiàng)目為“電子復(fù)興”計(jì)劃電路設(shè)計(jì)支柱領(lǐng)域提供支撐，SDH和DDSoC為系統(tǒng)架構(gòu)領(lǐng)域提供支撐。3DSoC和FRANC為“電子復(fù)興”計(jì)劃材料和集成支柱領(lǐng)域提供支撐。

在推出ERI之前，DARPA微系統(tǒng)技術(shù)辦公室（MTO）主管Bill Chappell博士和其他DARPA代表在2017年夏季與行業(yè)代表進(jìn)行了交談。研究和調(diào)查的結(jié)果促使MTO推出了ERI。Chappell說(shuō)，DARPA官員認(rèn)識(shí)到與國(guó)防部（DoD）一起在工業(yè)和國(guó)家安全領(lǐng)域進(jìn)行創(chuàng)新的潛力巨大。

系統(tǒng)日益復(fù)雜化無(wú)疑推動(dòng)了DARPA和產(chǎn)業(yè)界在EDA領(lǐng)域達(dá)成共識(shí)：Chappell表示，國(guó)防部很難跟上設(shè)計(jì)趨勢(shì)。ERI希望通過(guò)摩爾定律解決當(dāng)前的問(wèn)題，從設(shè)計(jì)理念到實(shí)物產(chǎn)品。

DARPA正在進(jìn)一步推進(jìn)其基于大學(xué)的計(jì)劃：聯(lián)合大學(xué)微電子計(jì)劃（JUMP）。

DARPA希望確保這一舉措取得成功：Broad Agency Announcements（BAA）公布要求每年投資7500萬(wàn)美元以克服目前的挑戰(zhàn)，并最終創(chuàng)建目前無(wú)法實(shí)現(xiàn)的自主智能系統(tǒng)。

系統(tǒng)架構(gòu)支柱將涵蓋軟件定義硬件（SDH）和特定領(lǐng)域系統(tǒng)芯片（DDSoC）計(jì)劃，這兩項(xiàng)計(jì)劃都解決了大數(shù)據(jù)方面的擔(dān)憂。特別是，SDH想要找到在網(wǎng)絡(luò)中獲得更多數(shù)據(jù)的最有效方式，Chappell解釋說(shuō)。與此類似，DDSoC旨在徹底改變系統(tǒng)如何識(shí)別正在使用的數(shù)據(jù)類型，并根據(jù)需要重新配置。

傳統(tǒng)微電子芯片為平面、二維結(jié)構(gòu)，3DSoC項(xiàng)目主要聚焦在單襯底第三維度垂直向上構(gòu)建微系統(tǒng)所需材料、設(shè)計(jì)工具和制造技術(shù)的研發(fā)。通過(guò)該項(xiàng)目可實(shí)現(xiàn)邏輯、存儲(chǔ)及輸入/輸出元件的高效封裝，從而使系統(tǒng)的運(yùn)行功耗更低，計(jì)算速度提升50倍以上。

FRANC旨在超越傳統(tǒng)的馮諾依曼體系結(jié)構(gòu)，因?yàn)樗荒芡瑫r(shí)執(zhí)行指令提取和數(shù)據(jù)操作，所以會(huì)抑制性能。DARPA指出：“那些提交該計(jì)劃的研究提案需要展示他們?nèi)绾慰朔@種‘記憶瓶頸’。”

IDEA希望實(shí)現(xiàn)無(wú)人操作，最終目標(biāo)是讓非專業(yè)用戶設(shè)計(jì)復(fù)雜的電子系統(tǒng)。

POSH計(jì)劃與IDEA一樣，POSH希望“提供開放源代碼設(shè)計(jì)和驗(yàn)證框架，包括技術(shù)、方法和標(biāo)準(zhǔn)，這將使超復(fù)雜SoC具有成本效益的設(shè)計(jì)”，DARPA表示。

關(guān)于軟件定義硬件（SDH）計(jì)劃，DARPA表示，該計(jì)劃的目標(biāo)是開發(fā)“用于設(shè)計(jì)和制造可重新配置硬件和軟件的決策輔助技術(shù)，以運(yùn)行數(shù)據(jù)密集型算法”。