動(dòng)態(tài)

• 發(fā)布了文章 2026-02-27 17:12

  成功案例 I 35% 生產(chǎn)效率提升，羅德與施瓦茨借助 Celsius EC Solver 縮短熱仿真周期

  

  我們希望有一款能夠直接處理CAD模型的工具，以提升整體生產(chǎn)效率。CelsiusECSolver所展現(xiàn)的功能讓我們感到非常驚喜?；谖覀兊膶?duì)比分析，該工具無(wú)疑是R&S的最佳熱仿真解決方案?！猂aimundBlankenburg，R&S關(guān)鍵挑戰(zhàn)羅德與施瓦茨（Rohde&Schwarz，R&S）是全球領(lǐng)先的測(cè)試與測(cè)量（T&M）、安全通信、監(jiān)控與網(wǎng)絡(luò)測(cè)試以及廣播設(shè)

  CAD 熱仿真 羅德與施瓦茨

  1k瀏覽量

• 發(fā)布了文章 2026-02-27 17:12

  技術(shù)資訊 I Wi-Fi 模塊設(shè)計(jì)

  

  本文要點(diǎn)Wi-Fi模塊設(shè)計(jì)旨在打造一套緊湊且高效的硬件和軟件解決方案，使設(shè)備能夠通過(guò)Wi-Fi網(wǎng)絡(luò)實(shí)現(xiàn)通信。Wi-Fi模塊設(shè)計(jì)是一個(gè)復(fù)雜的過(guò)程，要求研發(fā)人員兼具硬件與軟件工程方面的專業(yè)知識(shí)。Wi-Fi模塊可實(shí)現(xiàn)無(wú)縫連接和數(shù)據(jù)交換，對(duì)設(shè)備進(jìn)行遠(yuǎn)程控制和監(jiān)測(cè)。Wi-Fi模塊設(shè)計(jì)旨在打造一套緊湊且高效的軟硬件解決方案，使設(shè)備能夠通過(guò)Wi-Fi網(wǎng)絡(luò)通信。這類模塊常用

  wi-fi 模塊設(shè)計(jì) 硬件

  533瀏覽量

• 發(fā)布了文章 2026-02-27 17:12

  80后硬件人 I 青春藏在焊盤里，熱愛(ài)寫在代碼中

  

  導(dǎo)語(yǔ)：技術(shù)從來(lái)不是一成不變的教條，而是一場(chǎng)漫長(zhǎng)且充滿驚喜的探索。今天，想和大家聊聊80后硬件工程師，深耕硬件多年，藏在焊盤與代碼里的時(shí)光與感悟。這些年，一直扎根在硬件領(lǐng)域，從一塊簡(jiǎn)單的PCB版圖繪制，到信號(hào)完整性（SI）的精準(zhǔn)仿真與調(diào)試，再到電源完整性（PI）的閉環(huán)優(yōu)化，直至逐步觸及芯片設(shè)計(jì)的核心，一步一個(gè)腳印，在技術(shù)的深海里慢慢沉淀、持續(xù)深耕，從未停下前行

  pcb PCB 焊盤 硬件

  1k瀏覽量

• 發(fā)布了文章 2026-02-13 16:26

  技術(shù)資訊 I 如何識(shí)別同步開(kāi)關(guān)噪聲

  

  本文要點(diǎn)集成電路與PCB中均存在可能由開(kāi)關(guān)數(shù)字信號(hào)激發(fā)的寄生效應(yīng)。所有高速數(shù)字集成電路都會(huì)產(chǎn)生一定的同步開(kāi)關(guān)噪聲，噪聲的強(qiáng)度由集成電路結(jié)構(gòu)和PCB布局中的寄生參數(shù)決定。若要區(qū)分同步開(kāi)關(guān)噪聲與其他信號(hào)完整性問(wèn)題，需要使用封裝電感、I/O線路和負(fù)載電容進(jìn)行一些簡(jiǎn)單的計(jì)算。觀察眼圖中的比特流或示波器上開(kāi)關(guān)數(shù)字信號(hào)的波形，您可能會(huì)發(fā)現(xiàn)多種信號(hào)完整性問(wèn)題同時(shí)顯現(xiàn)，這是

  pcb PCB 同步開(kāi)關(guān)噪聲 集成電路

  80瀏覽量

• 發(fā)布了文章 2026-02-06 16:08

  技術(shù)資訊 I 一文詳解 STEP 文件

  

  本文要點(diǎn)STEP文件是一種廣泛使用的中性文件格式，用于交換3D計(jì)算機(jī)輔助設(shè)計(jì)（CAD）數(shù)據(jù)。STEP文件分為多種類型，適用于特定行業(yè)領(lǐng)域及產(chǎn)品開(kāi)發(fā)的全流程。雖然STEP文件格式主要用于3DCAD建模，但也可用于PCB設(shè)計(jì)，尤其是電子元件的機(jī)械集成。STEP文件是一種廣泛使用的中性文件格式，用于交換3D計(jì)算機(jī)輔助設(shè)計(jì)（CAD）數(shù)據(jù)，可有效提升不同CAD軟件系統(tǒng)

  step 文件格式

  703瀏覽量

• 發(fā)布了文章 2026-02-06 16:08

  技術(shù)資訊 I PCB設(shè)計(jì)的可測(cè)試性：初學(xué)者實(shí)用指南

  

  第一次設(shè)計(jì)PCB電路板時(shí)，設(shè)計(jì)者很容易將全部精力投入到功能實(shí)現(xiàn)、布局設(shè)計(jì)和元器件選型中。而可測(cè)試性（Testability，PCB設(shè)計(jì)核心指標(biāo)，指電路板便于后續(xù)電氣性能測(cè)試、故障排查的特性）這一關(guān)鍵設(shè)計(jì)要素，卻常常被忽視。若在設(shè)計(jì)階段未對(duì)電路板的驗(yàn)證與確認(rèn)流程做好規(guī)劃，即便布線設(shè)計(jì)再精巧，后續(xù)的調(diào)試、檢測(cè)以及量產(chǎn)化升級(jí)也會(huì)變得舉步維艱。!一、為什么可測(cè)試性設(shè)

  pcb PCB PCB設(shè)計(jì) 元器件 電路板

  2w瀏覽量

• 發(fā)布了文章 2026-01-23 20:07

  技術(shù)資訊 I 容性耦合噪聲抑制方法如何減少串?dāng)_

  

  本文要點(diǎn)容性耦合噪聲取決于電路中的電壓變化和耦合電容的值，其中耦合電容受兩個(gè)電路之間距離的影響。雜散電容會(huì)增大耦合電容值。如果減少或消除雜散電容，耦合電容值會(huì)隨之降低，從而抑制電路中的容性耦合噪聲。常用的容性耦合噪聲抑制方法是采用屏蔽裝置，例如法拉第籠，可有效減少耦合干擾。#電路中的模擬信號(hào)有時(shí)與數(shù)字信號(hào)會(huì)發(fā)生混合。多數(shù)情況下，這種混合源于噪聲耦合——無(wú)論是

  串?dāng)_ 電路

  136瀏覽量

• 發(fā)布了文章 2026-01-23 20:07

  【工具升級(jí)】 I Allegro X 新功能匯總，高效完成一體化系統(tǒng)設(shè)計(jì)

  

  本文為大家詳細(xì)介紹AllegroX平臺(tái)的全新更新內(nèi)容，本次更新實(shí)現(xiàn)了設(shè)計(jì)周期的縮短、協(xié)作能力的提升，并可與企業(yè)全流程工作流無(wú)縫集成，助力完成一體化的系統(tǒng)設(shè)計(jì)工作。一、25.1版本更新AllegroX平臺(tái)25.1版本進(jìn)一步加速了高級(jí)設(shè)計(jì)流程，大幅提升用戶設(shè)計(jì)效率。本次更新在基板布線、庫(kù)集中化管理、印刷電路板（PCB）與先進(jìn)封裝設(shè)計(jì)（APD）編輯，以及系統(tǒng)級(jí)設(shè)計(jì)

  allegro pcb PCB 印刷電路板

  549瀏覽量

• 發(fā)布了文章 2026-01-16 21:43

  技術(shù)資訊 I 新一代器件的混合信號(hào)設(shè)計(jì)

  

  本文要點(diǎn)如何進(jìn)行電路板布局，實(shí)現(xiàn)混合信號(hào)設(shè)計(jì)。探討如何抑制電磁干擾（EMI）。了解如何設(shè)置接地和參考平面，以獲得可靠信號(hào)。#過(guò)去，電子設(shè)備通常由多塊功能不同的獨(dú)立電路板組成。然而，隨著設(shè)備不斷向小型化、多功能化發(fā)展，傳統(tǒng)的多板設(shè)計(jì)正逐漸被淘汰，取而代之的是集成模擬與數(shù)字電路的單板（即混合信號(hào)電路板）?，F(xiàn)代電子設(shè)備越來(lái)越側(cè)重于對(duì)現(xiàn)實(shí)世界中各種元素（如溫度、運(yùn)動(dòng)

  信號(hào)設(shè)計(jì) 器件 混合信號(hào)

  912瀏覽量

• 發(fā)布了文章 2026-01-16 21:43

  【工具升級(jí)】 I OrCAD X 全版本新功能匯總，高效搞定電路協(xié)同設(shè)計(jì)

  

  在電子電路設(shè)計(jì)領(lǐng)域，一款功能強(qiáng)大、適配協(xié)同工作的工具，能大幅提升設(shè)計(jì)效率與精準(zhǔn)度。OrCADX系列版本更新，圍繞協(xié)作、易用性、仿真分析三大核心，為個(gè)人及小型設(shè)計(jì)團(tuán)隊(duì)帶來(lái)全方位的功能升級(jí)。以下是25.1、24.1、23.1版本的核心新功能匯總。25.1版本：強(qiáng)化協(xié)同與仿真，縮短設(shè)計(jì)周期OrCADX25.1版本的更新，實(shí)現(xiàn)了設(shè)計(jì)團(tuán)隊(duì)協(xié)作模式與設(shè)計(jì)完整性驗(yàn)證的重大

  orcad 協(xié)同設(shè)計(jì)

  1.1k瀏覽量