芯潮8月15日上海報(bào)道，今天，全球 EDA 巨頭 Cadence 舉辦一年一度的 CDNLive China 2019 全球巡回用戶大會。

這是中國 IC 設(shè)計(jì)業(yè)覆蓋技術(shù)領(lǐng)域最全面、規(guī)模最大的先進(jìn)技術(shù)交流平臺，其規(guī)模和參與度再次刷新行業(yè)記錄，吸引了超過 130 家企業(yè)、 1300 位 IC 設(shè)計(jì)從業(yè)者。

在剛剛結(jié)束的大會中，Cadence 公司總裁Anirudh Devgan，中國半導(dǎo)體行業(yè)協(xié)會IC設(shè)計(jì)分會理事長、清華大學(xué)微電子所所長魏少軍，依圖科技聯(lián)合創(chuàng)始人、CEO朱瓏上臺分享。

從本屆大會的主題“智能系統(tǒng)設(shè)計(jì)”，到各位演講嘉賓主要分享的智能設(shè)計(jì)系統(tǒng)、智能架構(gòu)設(shè)計(jì)中心、以及智能基礎(chǔ)設(shè)施提升的關(guān)鍵，我們可以直觀的感受到，AI 已經(jīng)影響到整個(gè)集成電路產(chǎn)業(yè)的各個(gè)環(huán)節(jié)，不僅驅(qū)動 AI 芯片應(yīng)用和創(chuàng)新蓬勃發(fā)展，同時(shí)也開始深入芯片設(shè)計(jì)的各個(gè)環(huán)節(jié)，通過更加智能的設(shè)計(jì)工具，帶來整個(gè)芯片設(shè)計(jì)流程效率的提升和 PPA 的節(jié)省。

此外，在本次活動期間，汽車自動駕駛、智能感知、語音交互、機(jī)器視覺和深度學(xué)習(xí)等創(chuàng)新應(yīng)用已成為交流的熱點(diǎn)話題。

01、Cadence：智能化EDA和IP雙劍齊發(fā)

Cadence 中國區(qū)總經(jīng)理徐昀在開場致辭中說，過去五年，不僅整個(gè)行業(yè)發(fā)展日新月異，Cadence 同樣在中國快速發(fā)展，今年其 Q1 財(cái)報(bào)開始單獨(dú)披露在中國的營收，占全球營收的10%以上。

Cadence 中國區(qū)總經(jīng)理徐昀

徐昀表示，中國已成為全球成第二大市場，也是 Cadence 投入最大、最期待的市場。自1995年進(jìn)入中國以來，Cadence 陸續(xù)在中國成立亞太總部、AI研發(fā)中心等，走得每一步與中國用戶密切相關(guān)。

今年對于 Cadence 是特殊的一年，該公司宣布踏入系統(tǒng)分析市場，并推出 智能系統(tǒng)實(shí)際（Intelligent System Design） 戰(zhàn)略，希望通過智能化系統(tǒng)設(shè)計(jì)在日常開發(fā)中為客戶提供更多幫助。

緊接著，Cadence 公司總裁 Anirudh Devga以“智能系統(tǒng)設(shè)計(jì)”為主題發(fā)表演講。

Cadence 公司總裁 Anirudh Devgan

過去系統(tǒng)公司專注于從軟件到物理芯片設(shè)計(jì)的系統(tǒng)設(shè)計(jì)，移動和消費(fèi)產(chǎn)品為整體系統(tǒng)設(shè)計(jì)優(yōu)化開辟了道路。

在 AI、5G 和邊緣計(jì)算等新興技術(shù)的推動下，近年來，汽車、工業(yè)、醫(yī)療等各行業(yè)都在經(jīng)歷空前的數(shù)字化轉(zhuǎn)型，并促進(jìn)了針對其特定應(yīng)用需求而優(yōu)化的定制系統(tǒng)和SoC的開發(fā)。我們已進(jìn)入智能系統(tǒng)設(shè)計(jì)時(shí)代。

面向移動設(shè)備、云/數(shù)據(jù)中心、IoT/工業(yè)、汽車、航空航天和醫(yī)療健康六大領(lǐng)域，Cadence的智能系統(tǒng)設(shè)計(jì)戰(zhàn)略，以技術(shù)（計(jì)算）軟件為核心能力，包括引用AI和算法優(yōu)化設(shè)計(jì)工具、擴(kuò)展到新系統(tǒng)領(lǐng)域、以及執(zhí)行核心 EDA 和 IP。

借助機(jī)器學(xué)習(xí)、全局優(yōu)化等技術(shù)，Cadence可以切實(shí)提升 PPA 和周轉(zhuǎn)時(shí)間，并提供完全整合和大量并行full flow。

隨著數(shù)據(jù)速率的提高，精準(zhǔn)的3D EM仿真變得越來越重要。今年 Cadence 推出系統(tǒng)級分析策略下推出的第一款產(chǎn)品 Clarity 3D 場求解器，針對云九三和分布式計(jì)算的服務(wù)器做了優(yōu)化，其電磁仿真性能相比傳統(tǒng)產(chǎn)品有 5-10倍的提升。

面向數(shù)據(jù)中心，Cadence還推出了企業(yè)級 FPGA 原型平臺 Cadence Protium X1，為早期軟件開發(fā)、硬件和軟件回歸及完整系統(tǒng)驗(yàn)證提供數(shù) MHz 級高速傳輸速率，適用于從數(shù)十億門 AI 和 5G 芯片到單 FPGA 物聯(lián)網(wǎng)芯片和 IP 模塊等多種設(shè)計(jì)尺寸和應(yīng)用場景。

為了優(yōu)化設(shè)計(jì)方案，Cadence 提出了 Machine Learning 與 EDA 相互融合的理念，并將機(jī)器學(xué)習(xí)的三駕馬車戰(zhàn)略帶給中國 IC 產(chǎn)業(yè)。

（1）ML Inside：通過最新的機(jī)器學(xué)習(xí)引擎，改善數(shù)字設(shè)計(jì)工具，帶來更好的PPA。通過對過往的大數(shù)據(jù)分析和決策，來加速未來的智能版圖設(shè)計(jì)。

（2）ML Outside：自動化的設(shè)計(jì)流程，提升整個(gè)設(shè)計(jì)的生產(chǎn)效率。

（3）ML Enablement：軟件和硬件的協(xié)同設(shè)計(jì)，以及 Cadence 獨(dú)有的 Tensilica 處理器 IP，應(yīng)用機(jī)器學(xué)習(xí)為系統(tǒng)級的優(yōu)化帶來提升。

Cadence 已推出針對 AI 芯片的全流程解決方案，包括 AI 芯片建模、AI 智能驗(yàn)證解決方案、大規(guī)模復(fù)雜AI芯片的全設(shè)計(jì)實(shí)現(xiàn) flow、以及相關(guān)設(shè)計(jì) IP 等。

在工具方面，Cadence 的布局布線工具 Innovus 里，已有內(nèi)置的 AI 算法取代傳統(tǒng)的算法。

今年 Cadence 還發(fā)布了第三代 JasperGold 形式化驗(yàn)證平臺，采用機(jī)器學(xué)習(xí)技術(shù)，將開箱即用的證明速度平均提高2倍，回歸運(yùn)行速度平均提高5倍，同時(shí)優(yōu)化了RTL設(shè)計(jì)的編譯能力，容量提高兩倍，內(nèi)存占用平均減少50%。

過去一年，Cadence 持續(xù)全面強(qiáng)化各產(chǎn)品線。其首款深度神經(jīng)網(wǎng)絡(luò)加速器 DNA 100 處理器 IP，小至 0.5 大至數(shù)百 TeraMAC（TMAC）均可實(shí)現(xiàn)高性能和高能效，適用于自動駕駛汽車、ADAS、機(jī)器人、監(jiān)控、為人機(jī)、AR/VR等各種設(shè)備端神經(jīng)網(wǎng)絡(luò)推理應(yīng)用。

AI 處理器在運(yùn)行最新的神經(jīng)網(wǎng)絡(luò)模型時(shí)會使功耗預(yù)算嚴(yán)重縮緊，要滿足不同設(shè)備的 AI 功能需求，需要更高效的架構(gòu)，DNA 100處理器利用創(chuàng)新的稀疏計(jì)算引擎解決了這些局限性。

此外，DNA 100 還配備完整的 AI 軟件平臺，兼容最新版本的 Tensilica 神經(jīng)網(wǎng)絡(luò)編譯器，能在所有神經(jīng)網(wǎng)絡(luò)層運(yùn)行，對于視覺、語音、雷達(dá)、激光雷達(dá)和通信應(yīng)用設(shè)備端推理都適用。

02、魏少軍：智能芯片的八大特征

中國半導(dǎo)體行業(yè)協(xié)會 IC 設(shè)計(jì)分會理事長、清華大學(xué)微電子所所長魏少軍演講的主題是智能計(jì)算架構(gòu)創(chuàng)新。

中國半導(dǎo)體行業(yè)協(xié)會 IC 設(shè)計(jì)分會理事長、清華大學(xué)微電子所所長魏少軍

魏少軍教授談到，算法是實(shí)現(xiàn)智能的核心，而計(jì)算是實(shí)現(xiàn)的智能的唯一途徑，軟件是實(shí)現(xiàn)智能的關(guān)鍵，而芯片是不可或缺的執(zhí)行者。

盡管現(xiàn)有芯片可以為智能應(yīng)用提供必要的算力，但他們并非為智能而生，在計(jì)算效率、能耗和靈活度上存在明顯的缺陷。而架構(gòu)創(chuàng)新或許是實(shí)現(xiàn)芯片智能化的唯一途徑。

智能芯片被期望具備以下八點(diǎn)特征：

（1）可編程性：能適應(yīng)快速演進(jìn)的算法和不同類型的應(yīng)用。

（2）動態(tài)可重構(gòu)的架構(gòu)：適應(yīng)不同算法并達(dá)到

（3）好的架構(gòu)變化能力：小于10 clock cycle，低延時(shí)。

（4）很高的計(jì)算效率。

（5）很高的能量效率：最好達(dá)到 100 TOPS/W，且對于一些應(yīng)用能耗低于 1mW。

（6）低成本：被用于電子應(yīng)用和消費(fèi)電子。

（7）體積?。嚎梢郧度胍苿釉O(shè)備。

（8）簡單發(fā)展方法：無需芯片設(shè)計(jì)知識。

魏少軍表示，現(xiàn)在 CPU+SW、CPU+GPU、CPU+FPGA、CPU+ASIC 等嘗試都不是理想的架構(gòu)。

對于終極AI芯片來說，人們希望它既具備高能量效率、同時(shí)也具備很好的可編程性，比如圖中紅色圈的位置，也就是“軟件定義芯片”。

“軟件定義芯片”顧名思義就是讓芯片根據(jù)軟件進(jìn)行適應(yīng)與調(diào)整，簡單來說，就是將分塊軟件/程序不斷送到數(shù)據(jù)通道，使芯片能實(shí)時(shí)地根據(jù)軟件或產(chǎn)品的需求改變功能，實(shí)現(xiàn)更加靈活的芯片設(shè)計(jì)。

去年，美國國防部先進(jìn)計(jì)劃署（DARPA）推動的電子產(chǎn)業(yè)振興計(jì)劃（ERI）針對后摩爾定律（post-Moore’s-law）時(shí)代的新材料、架構(gòu)與設(shè)計(jì)流程，其中一個(gè)課題就是軟件定義硬件（software define hardware）。

這種處理器在運(yùn)行過程能實(shí)時(shí)進(jìn)行重構(gòu)，實(shí)現(xiàn)最優(yōu)的硬件重新組合，但很多大學(xué)研究仍未擺脫傳統(tǒng)處理器設(shè)計(jì)的束縛，這個(gè)過程仍在改良型發(fā)展。

關(guān)于“軟件定義芯片”，清華大學(xué)微電子所早在10年前就已經(jīng)開展這方面的研究。魏少軍表示，DAPRA的研究性能表現(xiàn)僅是清華大學(xué)研究成果的十分之一。清華大學(xué)微電子所打造的數(shù)款 Thinker 芯片曾在國際上獲得眾多獎項(xiàng)。

粗顆粒度可重構(gòu)陣列（CGRA）架構(gòu)與這一思路不謀而合。有種說法認(rèn)為，這種架構(gòu)屬于非馮·諾依曼架構(gòu)。但魏少軍并不完全認(rèn)同這一觀點(diǎn)。

如圖，馮·諾伊曼不只是傳統(tǒng)的計(jì)算機(jī)架構(gòu)，也是基礎(chǔ)的現(xiàn)代數(shù)字集成電路，幾乎所有數(shù)字電路基本上都能歸因于馮·諾伊曼架構(gòu)的變體。

當(dāng)下探索的軟件定義芯片架構(gòu)，其實(shí)做來做去并沒有逃開馮·諾依曼架構(gòu)，因此這種架構(gòu)在計(jì)算完備性上是有理論基礎(chǔ)的。

魏老師還展示了AI芯片發(fā)展路線圖，通過算法設(shè)計(jì)與硬件設(shè)計(jì)融合，AI芯片間變得更小延遲、更高能效、更加通用。

這種設(shè)計(jì)，迄今為止，還沒有成型的設(shè)計(jì)工具，魏少軍表示，這或許是下一步芯片設(shè)計(jì)工具重要的發(fā)展方向。

此外，魏老師再次談到 AI Chip 2.0 的愿景和實(shí)現(xiàn)路徑，此前在 AI 芯片創(chuàng)新峰會上，魏老師曾詳細(xì)介紹他對這一階段的看法。（清華魏少軍：AI芯片2.0，終極智慧芯片 | GTIC2019）

對于芯片設(shè)計(jì)者而言，怎樣實(shí)現(xiàn)芯片的智慧化是心結(jié)所在。

魏少軍認(rèn)為，今天的芯片還沒有實(shí)現(xiàn)真正的智慧化，我們還走在 AI 芯片的第二個(gè)階段，正在邁向第三個(gè)階段。

如何使芯片有差異化，魏少軍給出一種設(shè)想。

這一芯片架構(gòu)除了包含在最右邊一塊的軟件定義芯片外，還有如何通過學(xué)習(xí)過程，讓算法和軟件自動演進(jìn)，這需要通過現(xiàn)有 AI 方法進(jìn)行正向循環(huán)，讓軟件越來越聰明。這種想法目前為止還沒有人做出來。

魏少軍表示，讓芯片變得智慧化是一個(gè)重要目標(biāo)，但算法還是實(shí)現(xiàn)智慧化的核心，今天的芯片盡管能提供很多計(jì)算能力，但要實(shí)現(xiàn)真正意義上的智慧系統(tǒng)設(shè)計(jì)，需要探索創(chuàng)新的架構(gòu)。

他相信，朝著這樣的目標(biāo)，此前提到的 AI 芯片第三階段，在未來幾年將能夠?qū)崿F(xiàn)。

03、朱瓏：智能密度是提升智能基礎(chǔ)設(shè)施的關(guān)鍵

依圖聯(lián)合創(chuàng)始人、CEO朱瓏認(rèn)為，文明的變遷在于基礎(chǔ)設(shè)施的革命。

信息時(shí)代過去30年，在算法、算力、數(shù)據(jù)提升百萬倍。

智能時(shí)代過去5年，在算法上提升百萬倍、算力提升十萬倍、數(shù)據(jù)提升萬倍。

依圖科技 CEO 朱瓏

當(dāng)下 AI 所及的階段仍是低階智能，機(jī)器能看懂、聽懂、理解的東西，人立刻就能秒懂、說清楚。

智能等級躍遷的關(guān)鍵，是智能基礎(chǔ)設(shè)施的提升，其中的關(guān)鍵則是智能密度。

宏觀上，從單體智能到群體智能，例如在智慧城市中，攝像頭之間是可以對話的，能形成更大的智能體。

微觀上，單位面積智能算力需要更大程度的提升，才能讓性價(jià)比較高的技術(shù)得到普及。

AI 芯片為什么難做？朱瓏認(rèn)為，沒有典型場景應(yīng)用、沒有超越 NVIDIA 的芯片、沒有世界級的算法是沒有意義的。

摩爾定律時(shí)代，晶體管密度難以滿足智能計(jì)算，對此，依圖從理念上思考差異化，提出“算法即芯片”的口號。

基于這一思考，依圖與熠知電子（ThinkForce）打造了求索芯片，其設(shè)計(jì)理念：高密度、世界級AI算法、64路視頻分析、服務(wù)器芯片。

求索芯片不是一個(gè)AI加速模塊，而是一個(gè)具有端到端能力的AI處理器。其難度在于平衡CPU計(jì)算、AI計(jì)算、內(nèi)存和數(shù)據(jù)通信。

最后，朱瓏表示，依圖未來的目標(biāo)是通過“城市大腦 + AI 芯片”，讓50萬路成為現(xiàn)實(shí)，打造城市視覺中樞。

結(jié)語：AI正滲透到芯片產(chǎn)業(yè)的各個(gè)環(huán)節(jié)

作為集成電路產(chǎn)業(yè)上游的領(lǐng)軍企業(yè)，Cadence在過去31年見證了全球半導(dǎo)體的技術(shù)創(chuàng)新和產(chǎn)業(yè)發(fā)展。

從 Cadence 的戰(zhàn)略規(guī)劃上，我們可以看到全球芯片設(shè)計(jì)軟件及應(yīng)用 IP 的趨勢。

隨著 AI、IoT等新興市場的崛起，細(xì)分垂直領(lǐng)域?qū)λ懔Φ男枨筅呌谒槠?。從去年開始，從 CPU、DSP 等通用半導(dǎo)體設(shè)計(jì) IP 轉(zhuǎn)向更多專用 IP 正成為大勢所趨，國內(nèi)外一些創(chuàng)企也瞄準(zhǔn)了這一市場，設(shè)計(jì)面向特定應(yīng)用場景的神經(jīng)網(wǎng)絡(luò)處理器 IP。

AI 對半導(dǎo)體產(chǎn)業(yè)的影響，不僅從需求方面推動芯片產(chǎn)業(yè)的發(fā)展，還能滲透到芯片設(shè)計(jì)的各個(gè)環(huán)節(jié)，將傳統(tǒng)的電子設(shè)計(jì)自動化推向一個(gè)新的階段 —— 電子設(shè)計(jì)智能化。

EDA 等設(shè)計(jì)工具的演進(jìn)，將使得廣大 IC 設(shè)計(jì)工程師能聚焦在更有創(chuàng)造性的訓(xùn)練模型和設(shè)計(jì)算法工作上，提升芯片設(shè)計(jì)效率，進(jìn)而推動芯片產(chǎn)業(yè)的發(fā)展，為 AI 提供更優(yōu)的算力支持。