91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

正確的時(shí)序

亞德諾半導(dǎo)體 ? 2019-10-15 17:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Frederik Dostal

ADI公司

許多模擬電路需要一種時(shí)鐘信號(hào),或者要求能在一定時(shí)間后執(zhí)行某項(xiàng)任務(wù)。對(duì)于這樣的應(yīng)用,有各種各樣適用的解決方案。對(duì)于簡(jiǎn)單的時(shí)序任務(wù),可以使用標(biāo)準(zhǔn)的555電路。使用555電路和適當(dāng)?shù)耐獠拷M件,可以執(zhí)行許多不同的任務(wù)。

然而,使用相當(dāng)廣泛的555定時(shí)器有一個(gè)缺點(diǎn),就是設(shè)置不太精確。555定時(shí)器通過(guò)給外部電容充電和檢測(cè)電壓閾值來(lái)工作。這種電路很容易制作,但它的精度很大程度上取決于其電容的實(shí)際值。

晶體振蕩器適用于精度要求較高的應(yīng)用。它們的精度可能很高,但它們有一個(gè)缺點(diǎn):可靠性。參與電氣設(shè)備維修的人都知道,故障通常是由大型電解電容引起的。晶體振蕩器是引起故障的第二大原因。

第三種測(cè)量時(shí)間長(zhǎng)度或生成時(shí)鐘信號(hào)的方法是使用一個(gè)簡(jiǎn)單的小型微控制器。當(dāng)然,可供選擇的器件數(shù)量繁多,且可以選擇各自不同的優(yōu)化方法。但是,這些器件需要編程,用戶(hù)需要掌握一定的知識(shí)才能使用它;此外,由于其采用數(shù)字設(shè)計(jì),在關(guān)鍵應(yīng)用中使用時(shí),必須非常小心謹(jǐn)慎。例如,如果微控制器發(fā)生故障,整個(gè)系統(tǒng)會(huì)出現(xiàn)問(wèn)題。

除了這三種基本的時(shí)鐘產(chǎn)生構(gòu)建塊之外,還有其他不太為人所知的替代方案。ADI公司提供的TimerBlox模塊就是這樣一種替代方案。它們是基于硅的時(shí)序模塊,與微控制器不同,它們?cè)谶\(yùn)行中是完全模擬的,可以通過(guò)電阻進(jìn)行調(diào)整。所以,它不需要軟件編程,功能也非??煽?。圖1對(duì)不同的TimerBlox模塊進(jìn)行了概述,且介紹了它們各自的基本功能。使用這些基本構(gòu)建模塊可以生成無(wú)數(shù)其他功能。

image.png

1.用于生成各種時(shí)序功能的TimerBlox電路。

與廣泛使用的555定時(shí)器電路相比,TimerBlox電路不依賴(lài)外部電容充電。所有的設(shè)置都在電阻中完成,因此其功能更精確。精度可達(dá)到1%2%。晶體振蕩器的精度更高,約為100倍,但隨之而來(lái)的是各種缺點(diǎn)。

image.png

2.采用LTC6993 TimerBlox集成電路的包絡(luò)檢波器。

時(shí)序模塊的應(yīng)用非常多樣化。ADI公司已經(jīng)發(fā)布了許多示例電路。圖2顯示了一個(gè)包絡(luò)檢波器。幾個(gè)快速脈沖結(jié)合在一起形成一個(gè)較長(zhǎng)的脈沖。LTC6993-2的外部組件對(duì)于這個(gè)應(yīng)用來(lái)說(shuō)是最少的。電路中的電容只是一個(gè)支持電源電壓的備用電容,對(duì)定時(shí)模塊的精度沒(méi)有影響。

其他有趣的應(yīng)用還包括用于電源的多個(gè)開(kāi)關(guān)穩(wěn)壓器的相移同步,或?qū)U(kuò)頻調(diào)制添加到具有同步輸入的開(kāi)關(guān)穩(wěn)壓器IC中。另一個(gè)典型的應(yīng)用是部署指定的延遲,也就是定時(shí)器為特定的電路段提供延遲開(kāi)啟功能。

有許多不同的技術(shù)解決方案用于生成時(shí)鐘信號(hào)和執(zhí)行各種基于時(shí)間的任務(wù)。每種方案各有其優(yōu)缺點(diǎn)。例如TimerBlox模塊這樣的硅振蕩器,就因?yàn)槭褂每勺冸娮璐骐娙?,所以具備易于使用、精度高、可靠性高等特點(diǎn)。

作者簡(jiǎn)介

Frederik Dostal曾就讀于德國(guó)埃爾蘭根-紐倫堡大學(xué)微電子學(xué)專(zhuān)業(yè)。他于2001年開(kāi)始工作,涉足電源管理業(yè)務(wù),曾擔(dān)任多種應(yīng)用工程師職位,并在亞利桑那州鳳凰城工作了四年,負(fù)責(zé)開(kāi)關(guān)模式電源。Frederik2009年加入ADI公司,擔(dān)任歐洲分公司的電源管理技術(shù)專(zhuān)家。聯(lián)系方式:frederik.dostal@analog.com。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA時(shí)序收斂的痛點(diǎn)與解決之道——從一次高速接口調(diào)試談起

    的高速DDR接口調(diào)試,讓我深刻體會(huì)到,時(shí)序問(wèn)題遠(yuǎn)不止“跑慢一點(diǎn)”那么簡(jiǎn)單,它涉及器件結(jié)構(gòu)、時(shí)鐘特性、約束策略和工具理解的方方面面。 一、問(wèn)題的浮現(xiàn):看似正確的設(shè)計(jì)為何時(shí)序違例? 某項(xiàng)目需要實(shí)現(xiàn)一個(gè)基于Xilinx FPGA的高速
    的頭像 發(fā)表于 03-11 11:43 ?176次閱讀

    深入解析 MAX6391/MAX6392 雙電壓微處理器監(jiān)控電路

    深入解析 MAX6391/MAX6392 雙電壓微處理器監(jiān)控電路 在電子系統(tǒng)設(shè)計(jì)中,微處理器(μP)的可靠運(yùn)行至關(guān)重要。電源電壓的穩(wěn)定性、復(fù)位信號(hào)的正確時(shí)序等因素都會(huì)影響系統(tǒng)的性能和可靠性
    的頭像 發(fā)表于 02-28 17:05 ?547次閱讀

    探秘ADM1085/ADM1086/ADM1087:簡(jiǎn)單而強(qiáng)大的電源時(shí)序控制器

    探秘ADM1085/ADM1086/ADM1087:簡(jiǎn)單而強(qiáng)大的電源時(shí)序控制器 在電子設(shè)計(jì)領(lǐng)域,電源的正確時(shí)序控制對(duì)于系統(tǒng)的穩(wěn)定性和可靠性至關(guān)重要。今天,我們就來(lái)深入了解一下Analog
    的頭像 發(fā)表于 02-28 14:05 ?98次閱讀

    RGB時(shí)序燈條的工作原理講解

    圖文配合講解了RGB時(shí)序燈條的應(yīng)用場(chǎng)景、什么是RGB時(shí)序燈條、信號(hào)格式與傳輸規(guī)則、燈珠芯片的工作流程、顏色與動(dòng)態(tài)效果控制方式等
    發(fā)表于 02-06 11:36 ?0次下載

    SI合集002|信號(hào)完整性測(cè)量應(yīng)用簡(jiǎn)介,快速掌握關(guān)鍵點(diǎn)

    一、信號(hào)完整性定義信號(hào)完整性(SignalIntegrity,簡(jiǎn)稱(chēng)SI)是衡量信號(hào)從驅(qū)動(dòng)端經(jīng)傳輸線(xiàn)抵達(dá)接收端后,波形完整程度的關(guān)鍵指標(biāo),反映了信號(hào)在電路中能否以正確時(shí)序、持續(xù)時(shí)間和電壓幅度作出響應(yīng)
    的頭像 發(fā)表于 01-26 10:58 ?212次閱讀
    SI合集002|信號(hào)完整性測(cè)量應(yīng)用簡(jiǎn)介,快速掌握關(guān)鍵點(diǎn)

    vivado中常用時(shí)序約束指令介紹

    在vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?341次閱讀

    鎖存器中的時(shí)間借用概念與靜態(tài)時(shí)序分析

    對(duì)于基于鎖存器的設(shè)計(jì),靜態(tài)時(shí)序分析會(huì)應(yīng)用一個(gè)稱(chēng)為時(shí)間借用的概念。本篇博文解釋了時(shí)間借用的概念,若您的設(shè)計(jì)中包含鎖存器且時(shí)序報(bào)告中存在時(shí)間借用,即可適用此概念。
    的頭像 發(fā)表于 12-31 15:25 ?5510次閱讀
    鎖存器中的時(shí)間借用概念與靜態(tài)<b class='flag-5'>時(shí)序</b>分析

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是有兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    板子的差分時(shí)鐘如何正確地轉(zhuǎn)化為單端

    ,將輸入信號(hào)設(shè)置為diff,即為差分含義 但是這種方法,最后通過(guò)約束之后得到的時(shí)序是有問(wèn)題的。一種正確的解決方法如下 解決方法② 使用IBUFGDS原語(yǔ),將差分時(shí)鐘信號(hào)轉(zhuǎn)為單端 如上設(shè)置,可以得到
    發(fā)表于 10-27 07:29

    工業(yè)現(xiàn)場(chǎng)的CCLink模塊總線(xiàn)協(xié)議通訊:網(wǎng)關(guān)模塊的應(yīng)用價(jià)值

    ? 關(guān)于CC-Link CC-Link,即配置時(shí)鐘(Configuration Clock),是FPGA配置過(guò)程中的關(guān)鍵信號(hào)。 它主要用于同步配置數(shù)據(jù)的傳輸,確保數(shù)據(jù)在正確時(shí)序下被FPGA接收并存
    的頭像 發(fā)表于 07-17 11:39 ?852次閱讀
    工業(yè)現(xiàn)場(chǎng)的CCLink模塊總線(xiàn)協(xié)議通訊:網(wǎng)關(guān)模塊的應(yīng)用價(jià)值

    歐/美標(biāo)直流充電樁控制時(shí)序講解

    直流充電樁控制時(shí)序
    的頭像 發(fā)表于 06-30 09:22 ?1350次閱讀
    歐/美標(biāo)直流充電樁控制<b class='flag-5'>時(shí)序</b>講解

    西門(mén)子再收購(gòu)EDA公司 西門(mén)子宣布收購(gòu)Excellicon公司 時(shí)序約束工具開(kāi)發(fā)商

    精彩看點(diǎn) 此次收購(gòu)將幫助系統(tǒng)級(jí)芯片 (SoC) 設(shè)計(jì)人員通過(guò)經(jīng)市場(chǎng)檢驗(yàn)的時(shí)序約束管理能力來(lái)加速設(shè)計(jì),并提高功能約束和結(jié)構(gòu)約束的正確性 ? 西門(mén)子宣布 收購(gòu) Excellicon 公司 ,將該公司用于
    的頭像 發(fā)表于 05-20 19:04 ?1611次閱讀
    西門(mén)子再收購(gòu)EDA公司  西門(mén)子宣布收購(gòu)Excellicon公司  <b class='flag-5'>時(shí)序</b>約束工具開(kāi)發(fā)商

    Pico示波器在電源時(shí)序測(cè)試中的應(yīng)用

    在航天電子系統(tǒng)研發(fā)中,電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?979次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測(cè)試中的應(yīng)用

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)
    的頭像 發(fā)表于 04-23 09:50 ?1375次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit T
    的頭像 發(fā)表于 03-24 09:44 ?4858次閱讀
    一文詳解Vivado<b class='flag-5'>時(shí)序</b>約束