91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

足足306頁Xilinx FPGA ,對于如此之多的內(nèi)容該如何消化吸收呢?

YCqV_FPGA_EETre ? 來源:FPGA開發(fā)圈 ? 作者:FPGA開發(fā)圈 ? 2020-09-17 18:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA 設(shè)計(jì)是有章可循的,如果用的是 Xilinx 的 FPGA,這個(gè)“章”就是 UG949。最新版的 UG949 是 2020.1 版本,整個(gè)文檔共六大章節(jié) 306 頁。對于如此之多的內(nèi)容該如何消化吸收呢?首先,了解一下 UG949 的背景信息。

UG949 是什么?

UG949 是很多工程師的經(jīng)驗(yàn)總結(jié),這些經(jīng)驗(yàn)總結(jié)告訴我們在實(shí)現(xiàn) FPGA 設(shè)計(jì)時(shí)該如何去做,例如:PCB 設(shè)計(jì)時(shí)的注意事項(xiàng)、什么才是良好的代碼風(fēng)格、時(shí)序約束該怎么做、時(shí)序收斂有哪些方法等等。

為什么要用 UG949?

隨著微電子工藝的不斷發(fā)展,F(xiàn)PGA 的規(guī)模也越來越大,例如出現(xiàn)了多 die 芯片(SSI 器件),隨之 FPGA 設(shè)計(jì)也越來越復(fù)雜,這意味著發(fā)現(xiàn)設(shè)計(jì)潛在的問題并解決也變得愈發(fā)困難。

好在 Xilinx 推出了新一代開發(fā)工具 Vivado,同時(shí) UG949 也應(yīng)運(yùn)而生。從而,工程師們可以遵循 UG949 的設(shè)計(jì)方法最大可能地避免一些問題并從中找到一些解決問題的方法。簡言之,UG949 的核心思想就是盡可能地幫工程師在設(shè)計(jì)初期發(fā)現(xiàn)問題并解決問題,最大化地提升開發(fā)效率,降低迭代周期。這是因?yàn)閱栴}發(fā)現(xiàn)地越晚,解決起來越困難。

UG949 面向哪些對象?

UG949 不僅僅是面向 FPGA 工程師,也面向 PCB 工程師和邏輯工程師,三類工程師均可從中受益。這是因?yàn)?UG949 既涵蓋了片外板級相關(guān)內(nèi)容,例如 DDR 存儲器接口電路設(shè)計(jì)規(guī)則、高速收發(fā)器電路設(shè)計(jì)規(guī)則、FPGA 配置電路設(shè)計(jì)規(guī)則、系統(tǒng)級功耗解決方案等,也涵蓋了片內(nèi)設(shè)計(jì)規(guī)則的相關(guān)內(nèi)容,例如設(shè)計(jì)流程、代碼風(fēng)格、時(shí)序約束和時(shí)序收斂等,如下圖所示。

如何閱讀 UG949?

事實(shí)上,跟 UG949 相關(guān)的文檔包括 UG1231、UG1292 和 XTP301。如果把 UG949、UG1231 和 UG1292 打包看作一部字典的話,那么 UG949 就是字典的正文,UG1231 就是字典的索引(只有兩頁),UG1292 則是字典部分內(nèi)容的濃縮精華版。既然是字典,我們就不需要從頭到尾一頁一頁地讀,而是根據(jù)工作需求結(jié)合索引,做到有的放矢,達(dá)到事半功倍。

例如,如果你是 PCB 工程師,打開 UG1231,瀏覽到 PCB Designer 部分,會引導(dǎo)你查看 UG949 的 Board and Device Planning 章節(jié),除此之外,如果設(shè)計(jì)中用到 DDR 存儲器,還需要根據(jù) Memory Interface IP Design Checklists 對相關(guān)電路進(jìn)行檢查核對,同時(shí)根據(jù)芯片型號選擇相應(yīng)的 Schematic Design Checklists 對相關(guān)電路進(jìn)行檢查核對。

如果你是邏輯工程師,已到了設(shè)計(jì)的中后期,需要處理時(shí)序違例問題,打開 UG1231,瀏覽到第 2 頁,會引導(dǎo)你查看 UG949 Design Closure 章節(jié)。這章內(nèi)容的核心部分之一是 Timing Closure,共 88 頁。這 88 頁內(nèi)容已濃縮到 UG1292 中,因此時(shí)序問題可首先查看 UG1292。

閱讀流程如下圖所示。

如何使用 UG949?

為了幫助工程師們有效地使用和借鑒 UG949 中的設(shè)計(jì)方法,Xilinx 專門提供了 UFGM 檢查表 XTP301。這個(gè)表格可以從 Xilinx 官網(wǎng)下載,也可以從 Documentation Navigator 直接生成,如下圖所示。

原文標(biāo)題:300 多頁方法論,Xilinx FPGA 設(shè)計(jì)竟然有”章”可循?

文章出處:【微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22419

    瀏覽量

    636621
  • Xilinx FPGA
    +關(guān)注

    關(guān)注

    1

    文章

    29

    瀏覽量

    7387

原文標(biāo)題:300 多頁方法論,Xilinx FPGA 設(shè)計(jì)竟然有”章”可循?

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Xilinx FPGA輸入延遲原語介紹

    在高速接口設(shè)計(jì)中,時(shí)序收斂往往是工程師面臨的最大“噩夢”。當(dāng)數(shù)據(jù)傳輸速率突破 800Mbps 時(shí),微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列(IDELAYE2)與 UltraScale 系列(IDELAYE3)的底層原理,帶你徹底攻克輸入延遲校準(zhǔn)難題。
    的頭像 發(fā)表于 03-11 09:29 ?69次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>輸入延遲原語介紹

    Xilinx FPGA中IDELAYCTRL參考時(shí)鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準(zhǔn)輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時(shí)鐘控制模塊。
    的頭像 發(fā)表于 02-26 14:41 ?3303次閱讀

    MC-306 標(biāo)記 NRND 之后:32.768 kHz RTC 晶體的工程替代思路與選型要點(diǎn)

    Epson MC-306 32.768 kHz RTC 晶體被標(biāo)記為 NRND 后,在產(chǎn)產(chǎn)品與新設(shè)計(jì)面臨潛在的供貨與生命周期風(fēng)險(xiǎn)。本文從工程角度分析 MC-306 NRND 的影響,指出 RTC 晶體替代并非只看頻率和封裝,還需重點(diǎn)關(guān)注負(fù)載電容、ESR 啟動裕量、驅(qū)動電平
    的頭像 發(fā)表于 12-23 13:52 ?4418次閱讀
    MC-<b class='flag-5'>306</b> 標(biāo)記 NRND 之后:32.768 kHz RTC 晶體的工程替代思路與選型要點(diǎn)

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計(jì)

    (Shinshu University)研究團(tuán)隊(duì)的最新設(shè)計(jì)中,一個(gè)專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個(gè) LUT + 2 個(gè) CARRY4 塊,關(guān)鍵路徑延遲達(dá)到 2.75 ns。這是一次令人印象深刻的工藝優(yōu)化實(shí)踐。
    的頭像 發(fā)表于 11-17 09:49 ?3482次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計(jì)

    Xilinx FPGA串行通信協(xié)議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設(shè)計(jì)。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設(shè)計(jì)中關(guān)鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應(yīng)用場景
    的頭像 發(fā)表于 11-14 15:02 ?2561次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協(xié)議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發(fā)板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發(fā)表于 11-11 07:44

    將蜂鳥E203的內(nèi)核移植到fpga之后怎么進(jìn)行二次開發(fā)

    你們好!請問一下我將蜂鳥E203的內(nèi)核移植到fpga之后怎么進(jìn)行二次開發(fā)?比如我想點(diǎn)亮板子上的led?驅(qū)動攝像頭進(jìn)行圖像識別?這些如何進(jìn)行
    發(fā)表于 11-10 07:09

    開源RISC-V處理器(蜂鳥E203)學(xué)習(xí)(二)修改FPGA綜合環(huán)境(移植到自己的Xilinx FPGA板卡)

    1.簡述 首先感謝芯來開源了蜂鳥E203 risc-v處理器,提供了比較完整的工程環(huán)境、配套的軟硬件。但是配套的FPGA板卡實(shí)在太貴,對于自費(fèi)學(xué)習(xí)的來說是不小的學(xué)習(xí)成本,而且我也認(rèn)為完備環(huán)境
    發(fā)表于 10-31 08:46

    商品詳情內(nèi)容更新接口設(shè)計(jì)與實(shí)現(xiàn)

    ? ?1. 接口核心價(jià)值 商品詳情是電商平臺的核心頁面,其內(nèi)容更新接口需滿足: 實(shí)時(shí)性:價(jià)格/庫存變動需秒級同步 原子性:避免更新過程中出現(xiàn)中間狀態(tài) 冪等性:重復(fù)請求保證結(jié)果一致 擴(kuò)展性:支持多維
    的頭像 發(fā)表于 10-11 15:36 ?377次閱讀
    商品詳情<b class='flag-5'>頁</b><b class='flag-5'>內(nèi)容</b>更新接口設(shè)計(jì)與實(shí)現(xiàn)

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進(jìn)而配置用到引腳的含義(手冊上相關(guān)引腳含義有四、五,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設(shè)計(jì)原理圖時(shí)需要注意的一些事項(xiàng),比如flash與
    的頭像 發(fā)表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    XILINX XCZU67DR FPGA完整原理圖

    電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費(fèi)下載
    發(fā)表于 05-30 15:29 ?26次下載

    IGBT模塊吸收回路分析模型

    盡管開關(guān)器件內(nèi)部工作機(jī)理不同,但對于吸收電路的分析而言,則只需考慮器件的外特性,IGBT關(guān)斷時(shí)模型可以等效為電壓控制的電流源,開通時(shí)可以等效為電壓控制的電壓源。下面以下圖所示的斬波器為例提出一般
    的頭像 發(fā)表于 05-21 09:45 ?1268次閱讀
    IGBT模塊<b class='flag-5'>吸收</b>回路分析模型

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個(gè) LogiCORE IP 核,用于在 FPGA 中實(shí)現(xiàn)高效的移位寄存器(Shift Register)。
    的頭像 發(fā)表于 05-14 09:36 ?1097次閱讀

    HMC306AMS10/306AMS10E 0.5 dB LSB GaAs MMIC 5位數(shù)字衰減器技術(shù)手冊

    HMC306AMS10和HMC306AMS10E均為通用型寬帶5位正控制GaAs IC數(shù)字衰減器,采用10引腳MSOP 表貼塑料封裝。 器件的頻率范圍為0.7至3.8 GHz,典型插入損耗小于
    的頭像 發(fā)表于 04-24 14:22 ?932次閱讀
    HMC<b class='flag-5'>306</b>AMS10/<b class='flag-5'>306</b>AMS10E 0.5 dB LSB GaAs MMIC 5位數(shù)字衰減器技術(shù)手冊

    SiC MOSFET 開關(guān)模塊RC緩沖吸收電路的參數(shù)優(yōu)化設(shè)計(jì)

    模塊壽命,提高系統(tǒng)的經(jīng)濟(jì)性。文獻(xiàn) [12] 針對 IGBT 開關(guān)模塊的緩沖吸收電路進(jìn)行了參數(shù)設(shè)計(jì)和研究,電路比較復(fù)雜,文中沒有給出參數(shù)選取的優(yōu)化區(qū)間。由于 SiC-MOSFET開關(guān)速度更快
    發(fā)表于 04-23 11:25