91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pentek 開展的FPGA設(shè)計,縮短設(shè)計周期同時最小化風(fēng)險

電子設(shè)計 ? 來源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:Robert Sgandurra,Pnetek公司產(chǎn)品總監(jiān)

當(dāng)面對一個項目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔(dān)心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強大,處理的任務(wù)范圍也越來越廣,縮短設(shè)計周期并且最小化風(fēng)險變得前所未有的重要。

Pentek公司作為一家商用現(xiàn)貨(COTS)FPGA的數(shù)據(jù)處理和采集產(chǎn)品制造商,通常是FPGA技術(shù)與最終用戶應(yīng)用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨特位置,其最終共同目標是解決他們的最終需求。 Pentek已經(jīng)學(xué)到了很多關(guān)于如何縮短設(shè)計周期和最小化客戶風(fēng)險的知識。 以下是Pentek及其客戶發(fā)現(xiàn)的有價值的一系列策略。

利用FPGA設(shè)計工具

Pentek公司推出的每一款基于FPGA的產(chǎn)品交付時都附帶一整套功能包,作為IP來進行安裝。盡管這些產(chǎn)品可以直接用來實現(xiàn)數(shù)據(jù)采集和處理的解決方案,但是大多數(shù)用戶都會安裝自己自定義的IP來進行特定應(yīng)用的處理。Pentek公司推出的FPGA設(shè)計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產(chǎn)用的IP以及一些通用功能的IP庫,用戶在搭建自己設(shè)計時可以用到。這些IP集成模塊可以輕松的導(dǎo)入Xilinx Vivado設(shè)計工具,所有IP都支持AXI4協(xié)議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設(shè)計,不用再去學(xué)習(xí)新的工具或者了解IP設(shè)計定義,從而節(jié)省了項目啟動時間。

圖1:利用Xilinx和Pentek向?qū)K組合開展的FPGA設(shè)計

使用廠家提供的IP功能

雖然每個用戶的設(shè)計都是不同的,但是所需的許多功能都是相似的,每一款硬件產(chǎn)品所提供的IP不僅支持硬件特性,比如A/D轉(zhuǎn)換板卡的數(shù)據(jù)采集或者D/A轉(zhuǎn)換板卡的波形發(fā)生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產(chǎn)品支持以下功能庫:
? 數(shù)據(jù)采集用于抓取和傳輸A/D數(shù)據(jù)
? 波形生成,將數(shù)據(jù)傳輸給D/A或者讀取存儲在內(nèi)存中的波形數(shù)據(jù)
? 用于雷達測試應(yīng)用的雷達啁啾聲和信號發(fā)生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速數(shù)據(jù)流設(shè)計

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經(jīng)過測試的IP加速了產(chǎn)品開發(fā)并且降低了風(fēng)險。

簡化從開發(fā)到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統(tǒng),包括了Zynq UltraScale+ RFSoC所需的所有電路設(shè)計。

圖2:Model 6001 QuartzXM RFSoC模塊化系統(tǒng)

這個設(shè)計背后的想法很簡單:解決模塊電路設(shè)計和PCB方面面臨的最大挑戰(zhàn),并且保證Zynq UltraScale+ RFSoC最佳的模擬和數(shù)字性能。當(dāng)這款模塊設(shè)計完成并且經(jīng)過驗證,Pentek公司可以擴展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標準的形式提供這種設(shè)計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標準形式應(yīng)用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣機械和散熱設(shè)計指導(dǎo),讓客戶能夠為QuartzXM設(shè)計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經(jīng)過驗證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設(shè)計。此外它還提供了一套標準的、低成本的、易于操作的原型開發(fā)流程,用戶可以根據(jù)自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發(fā)模塊共用戶選擇。開發(fā)好應(yīng)用程序IP和軟件之后,在需要時可以通過設(shè)計定制的載板將解決方案部署到系統(tǒng)中,因為這兩個系統(tǒng)的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發(fā)移植到部署系統(tǒng)中,所以這些設(shè)計技術(shù)都大大降低了風(fēng)險,縮短了開發(fā)時間。

提供工程師對工程師的支持方式,確保產(chǎn)品的成功

即使提供最好的產(chǎn)品文檔也抵不上工程師對工程師的對話交流,這對于設(shè)計的整個周期可以最小化風(fēng)險同時節(jié)省時間。Pentek公司推出的所有產(chǎn)品都提供免費的終身技術(shù)支持服務(wù),如果出現(xiàn)問題客戶可以隨時聯(lián)系到Pentek公司的工程師。

設(shè)計周期時間和降低風(fēng)險是整個項目過程中非常真實重要的一部分,盡管風(fēng)險永遠是開發(fā)創(chuàng)新過程中固有的一部分,Pentek公司的態(tài)度是認為降低風(fēng)險縮短設(shè)計周期與為客戶提供最高性能和創(chuàng)新產(chǎn)品是同等重要的事情。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22424

    瀏覽量

    636756
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2201

    瀏覽量

    131228
  • 波形發(fā)生器
    +關(guān)注

    關(guān)注

    3

    文章

    320

    瀏覽量

    32728
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    微電網(wǎng)經(jīng)濟調(diào)度理論:成本最小化與效益最大化的優(yōu)化模型

    構(gòu)建微電網(wǎng)經(jīng)濟調(diào)度優(yōu)化模型,需先明確模型的核心構(gòu)成要素,包括目標函數(shù)、約束條件與優(yōu)化變量,三者相互關(guān)聯(lián)、相互制約,共同決定了優(yōu)化模型的科學(xué)性與實用性。其中,目標函數(shù)是模型的核心導(dǎo)向,明確成本最小化
    的頭像 發(fā)表于 03-12 11:05 ?22次閱讀
    微電網(wǎng)經(jīng)濟調(diào)度理論:成本<b class='flag-5'>最小化</b>與效益最大化的優(yōu)化模型

    芯朋微電子重磅推出FSBB+DCX控制器PN6866

    可在全輸入電壓及全負載范圍下,定頻實現(xiàn)FSBB四只開關(guān)管零電壓開通,同時最小化電感電流脈動。
    的頭像 發(fā)表于 01-28 15:22 ?396次閱讀
    芯朋微電子重磅推出FSBB+DCX控制器PN6866

    最小化ARM Cortex-M CPU功耗的方法與技巧分享

    能夠通過使用更少時鐘周期完成相同任務(wù),節(jié)省了能耗;同時也能夠通過占用極少的Flash存儲空間,減少Flash存儲器訪問次數(shù),實現(xiàn)終能耗節(jié)省的目標(除此之外,更小的應(yīng)用代碼也使得系統(tǒng)可以選擇更小的Flash
    發(fā)表于 01-21 06:19

    請問有沒有最小化系統(tǒng)程序,編程時可以快速設(shè)置?

    請問有沒有最小化系統(tǒng)程序,編程時可以快速設(shè)置
    發(fā)表于 12-23 08:16

    復(fù)合機器人“開箱即用”,交付調(diào)試周期大幅縮短至分鐘級

    在工業(yè)自動飛速發(fā)展的今天,企業(yè)引入新設(shè)備時最關(guān)心的問題之一就是:“復(fù)合機器人交付調(diào)試周期要多久?”傳統(tǒng)方案往往耗時數(shù)周甚至數(shù)月,而富唯智能推出的新一代復(fù)合機器人,以“開箱即用”?為核心理念,將這一周期
    的頭像 發(fā)表于 11-24 16:18 ?347次閱讀
    復(fù)合機器人“開箱即用”,交付調(diào)試<b class='flag-5'>周期</b>大幅<b class='flag-5'>縮短</b>至分鐘級

    使用Xilinx 7系列FPGA的四位乘法器設(shè)計

    隨著 IoT、邊緣計算等應(yīng)用對低位寬、高并行、高效率算術(shù)運算的需求攀升,基礎(chǔ)算術(shù)電路,如 4 位乘法,如何在 FPGA 上做到“資源最小化+速度極致”便成為一道新的挑戰(zhàn)。來自日本信州大學(xué)
    的頭像 發(fā)表于 11-17 09:49 ?3489次閱讀
    使用Xilinx 7系列<b class='flag-5'>FPGA</b>的四位乘法器設(shè)計

    MPN12AD06-TSEVB非隔離型DC-DC電源模塊評估板現(xiàn)貨庫存

    快速評估該系列模塊在寬輸入電壓、高效率及寬溫工作條件下的輸出穩(wěn)定性、動態(tài)響應(yīng)及保護功能,助力縮短電源系統(tǒng)開發(fā)周期并降低設(shè)計風(fēng)險。關(guān)鍵參數(shù)輸入電壓:4.5 V – 16 V輸出電壓:0.6 V – 5.5
    發(fā)表于 11-12 09:41

    如何縮短電能質(zhì)量在線監(jiān)測裝置的抗干擾能力驗證時間?

    ,常規(guī)驗證周期可從 3.5-4 個月壓縮至 2-2.5 個月,快速驗證方案甚至可壓縮至 1 個月內(nèi)。以下是具體可落地的方法: 一、實驗室驗證:精簡項目 + 提升自動,壓縮至 3-7 天 實驗室是縮短時間的核心環(huán)節(jié),通過 “保留
    的頭像 發(fā)表于 11-09 17:05 ?1176次閱讀

    電能質(zhì)量在線監(jiān)測裝置精度等級的校準周期是如何確定的?

    電能質(zhì)量在線監(jiān)測裝置精度等級的校準周期,核心依據(jù) 國標強制要求、精度等級、運行環(huán)境及應(yīng)用場景重要性 綜合確定,默認周期隨精度等級升高而縮短,具體規(guī)則如下: 一、國標強制基準周期(核心依
    的頭像 發(fā)表于 11-07 15:47 ?1564次閱讀

    優(yōu)化boot4的乘法運算周期

    優(yōu)化電路設(shè)計:在電路設(shè)計中,優(yōu)化關(guān)鍵路徑和信號傳輸路線,使用更高速的邏輯單元和存儲器元件來降低延遲,從而縮短乘法器的運算周期。 利用流水線技術(shù):使用流水線技術(shù)將乘法操作分成多個階段,使每個階段的操作
    發(fā)表于 10-21 13:17

    EMC電路怎么整改:如何縮短整改周期的實戰(zhàn)案例

    EMC電路怎么整改:如何縮短整改周期的實戰(zhàn)案例|南柯電子
    的頭像 發(fā)表于 10-20 10:17 ?724次閱讀

    電能質(zhì)量在線監(jiān)測裝置的校準周期是否可以延長?

    驗證” 替代 “固定周期的強制校準”,必須建立在設(shè)備穩(wěn)定性可控、應(yīng)用風(fēng)險可接受的基礎(chǔ)上。 一、可以考慮延長校準周期的前提條件(需同時滿足) 延長周期
    的頭像 發(fā)表于 09-09 18:00 ?767次閱讀
    電能質(zhì)量在線監(jiān)測裝置的校準<b class='flag-5'>周期</b>是否可以延長?

    6系列和6系列B MSO示波器上削波警告如何幫助最小化削波影響(下)

    確保信號適當(dāng)縮放以適應(yīng)ADC的范圍。使用保持信號在顯示屏上而不削波的最小垂直刻度是實現(xiàn)更精細測量分辨率而不使ADC飽和同時保持測量完整性的最佳方式。泰克6系列MSO
    的頭像 發(fā)表于 08-20 08:56 ?708次閱讀
    6系列和6系列B MSO示波器上削波警告如何幫助<b class='flag-5'>最小化</b>削波影響(下)

    PCB制造商能否用盲孔顯微鏡大幅縮短NPI周期?

    NPI周期=設(shè)計速度×制造精度×反饋速度。盲孔顯微鏡把“精度”和“反饋”同時拉滿,PCB制造商才能在5G、AiP、車載板等高端市場搶到首發(fā)權(quán)。
    的頭像 發(fā)表于 08-16 11:26 ?822次閱讀

    請問CCyUSBDevice如何同時實例2個?

    CCyUSBDevice只實例化了一次能查找多臺設(shè)備,且都能正常訪問和控制)。 請問我的這種情況怎么解決,或者說在不同的控制軟件中CCyUSBDevice如何能同時分別實例,即總共能實例2個或者多個而能正常工作,在cyusb
    發(fā)表于 05-19 07:27