91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA與DSP的關(guān)系

電子工程師 ? 來(lái)源:FPGA設(shè)計(jì)論壇 ? 作者:FPGA設(shè)計(jì)論壇 ? 2020-10-25 09:50 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

常所說(shuō)的單片機(jī)側(cè)重于控制,不支持信號(hào)處理,屬于低端嵌入式處理器arm可以看做是低端單片機(jī)升級(jí)版,支持操作系統(tǒng)管理,更多接口如網(wǎng)卡,處理能力更強(qiáng);fpga是可編程邏輯器件,側(cè)重時(shí)序,可構(gòu)建從小型到大型的幾乎所有數(shù)字電路系統(tǒng),dsp主要完成復(fù)雜的數(shù)字信號(hào)處理,如fft,通常一個(gè)復(fù)雜系統(tǒng)可以由單片機(jī)、arm、fpga、dsp中的一種或幾種構(gòu)成,各有優(yōu)勢(shì)和不足。

dsp通常用于運(yùn)算密集型,fpga用于控制密集型,許多人都用dsp高算法,用fpga作外圍控制電路。

去年xilinx在北京介紹FPGA和DSP融合的時(shí)候,大有席卷DSP和FPGA市場(chǎng)之勢(shì)。但后來(lái)在實(shí)際中發(fā)現(xiàn)其阻力也是不小的,關(guān)鍵是很難搭配FPGA和DSP的比重。我們知道FPGA擅長(zhǎng)各種控制(也包括適時(shí)性非常高的信號(hào)處理如移動(dòng)通信中基帶濾波,該濾波用C5000,C6000很難勝任,除非多芯片并行),DSP擅長(zhǎng)各種信號(hào)處理運(yùn)算,但在一個(gè)系統(tǒng)中究竟有多大的控制電路,有多少密集運(yùn)算?變數(shù)是很大的,我們不可能用一個(gè)芯片解決這個(gè)問(wèn)題。對(duì)于運(yùn)算密集性系統(tǒng),我們?nèi)绻褂眠@種芯片的話很有可能還要其他DSP,那么我們需要了解多種DSP編程和接口設(shè)計(jì),這是否與我們的初衷背道而馳呢?

上面都是一些基本概念的介紹,下面我就來(lái)通俗介紹一下,在DSP里,你是一個(gè)軟件設(shè)計(jì)者,硬件已經(jīng)完全固化,你所要做的,就是在這個(gè)固定的硬件平臺(tái)實(shí)現(xiàn)其功能的最優(yōu)化,一般TI的DSP涉及最多的是一些基本的BIOS操作系統(tǒng)之間的任務(wù)調(diào)度,以及算法改進(jìn)與優(yōu)化等待,DSP的關(guān)鍵優(yōu)勢(shì)包括其對(duì)于新型及復(fù)雜算法時(shí)的更短的開(kāi)發(fā)時(shí)間,以及能夠運(yùn)行多種算法的靈活性。

而對(duì)于FPGA來(lái)說(shuō),你是一個(gè)硬件設(shè)計(jì)者,F(xiàn)PGA就是一張白紙,上面寫(xiě)什么,畫(huà)什么都取決于你。同樣一片F(xiàn)PGA,菜鳥(niǎo)和高手實(shí)現(xiàn)的功能會(huì)是天壤之別,F(xiàn)PGA的最大優(yōu)勢(shì)在于硬件實(shí)現(xiàn)以及通過(guò)并行處理實(shí)現(xiàn)的效率增益。使用FPGA,您大多的時(shí)間并非進(jìn)行算法設(shè)計(jì)與優(yōu)化,而是邏輯設(shè)計(jì)與時(shí)序約束等等。

FPGA與DSP關(guān)系:

1、DSP側(cè)重于核心算法處理,F(xiàn)PGA側(cè)重于外圍控制處理。

2、DSP內(nèi)是用C語(yǔ)言編寫(xiě),語(yǔ)言執(zhí)行是串行處理,效率比較低。

FPGA側(cè)重于并行處理,效率較高;還有交合邏輯(外圍接口、通訊等);

FPGA發(fā)展領(lǐng)域:

使用領(lǐng)域:電子設(shè)計(jì)、通訊、汽車(chē)、軍工

不適合:消費(fèi)類(lèi)產(chǎn)品(手機(jī))—FPGA功耗高;

FPGA技術(shù)難點(diǎn):

1、需要專(zhuān)門(mén)的硬件語(yǔ)言來(lái)開(kāi)發(fā)。

2、FPGA靈活性比較高,設(shè)計(jì)是由工程師來(lái)決定,需要測(cè)試驗(yàn)證。

原文標(biāo)題:FPGA與DSP關(guān)系是什么

文章出處:【微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    20248

    瀏覽量

    252091
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    561

    文章

    8243

    瀏覽量

    366537
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22406

    瀏覽量

    636061
  • 信號(hào)處理
    +關(guān)注

    關(guān)注

    49

    文章

    1143

    瀏覽量

    105089

原文標(biāo)題:FPGA與DSP關(guān)系是什么

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    從算法到部署:Enclustra如何用DSP+FPGA/SoC專(zhuān)長(zhǎng),實(shí)現(xiàn)功耗與成本雙優(yōu)化?

    DSP技術(shù)數(shù)字信號(hào)處理(DSP)是FPGA和SoC的常見(jiàn)應(yīng)用領(lǐng)域。為了在此領(lǐng)域?yàn)榭蛻籼峁┳顑?yōu)服務(wù),Enclustra積累了深厚的DSP專(zhuān)業(yè)知識(shí),不僅能提供純粹的實(shí)現(xiàn)服務(wù),更能從零開(kāi)始支
    的頭像 發(fā)表于 02-27 08:34 ?237次閱讀
    從算法到部署:Enclustra如何用<b class='flag-5'>DSP+FPGA</b>/SoC專(zhuān)長(zhǎng),實(shí)現(xiàn)功耗與成本雙優(yōu)化?

    Modbus產(chǎn)品腳本編輯器“映射關(guān)系”解釋?zhuān)坑成?b class='flag-5'>關(guān)系的地址對(duì)應(yīng)關(guān)系?

    Modbus產(chǎn)品腳本編輯器“映射關(guān)系”解釋?zhuān)坑成?b class='flag-5'>關(guān)系的地址對(duì)應(yīng)關(guān)系?
    發(fā)表于 01-20 15:28

    FPGA DSP模塊使用中的十大關(guān)鍵陷阱

    FPGA 芯片中DSP(數(shù)字信號(hào)處理)硬核是高性能計(jì)算的核心資源,但使用不當(dāng)會(huì)引入隱蔽性極強(qiáng)的“坑”。這些坑不僅影響性能和精度,甚至?xí)?dǎo)致功能錯(cuò)誤。以下是總結(jié)了十大關(guān)鍵陷阱及其解決方案,分為 功能正確性、性能優(yōu)化、系統(tǒng)集成 三個(gè)層面。
    的頭像 發(fā)表于 01-13 15:18 ?343次閱讀

    易靈思FPGA DSP原語(yǔ)使用方法

    在現(xiàn)代數(shù)字信號(hào)處理(DSP)應(yīng)用中,FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)憑借其高度并行性、可定制性和靈活性,已成為加速信號(hào)處理任務(wù)的核心硬件平臺(tái)之一。
    的頭像 發(fā)表于 12-10 10:32 ?5565次閱讀
    易靈思<b class='flag-5'>FPGA</b> <b class='flag-5'>DSP</b>原語(yǔ)使用方法

    基于DSPFPGA異構(gòu)架構(gòu)的高性能伺服控制系統(tǒng)設(shè)計(jì)

    DSP+FPGA架構(gòu)在伺服控制模塊中的應(yīng)用,成功解決了高性能伺服系統(tǒng)對(duì)實(shí)時(shí)性、精度和復(fù)雜度的多重需求。通過(guò)合理的功能劃分,DSP專(zhuān)注于復(fù)雜算法和上層控制,FPGA處理高速硬件任務(wù),兩者協(xié)同實(shí)現(xiàn)了傳統(tǒng)架構(gòu)難以達(dá)到的性能指標(biāo)。
    的頭像 發(fā)表于 12-04 15:38 ?568次閱讀
    基于<b class='flag-5'>DSP</b>與<b class='flag-5'>FPGA</b>異構(gòu)架構(gòu)的高性能伺服控制系統(tǒng)設(shè)計(jì)

    Altera Agilex 5系列FPGA與SoC產(chǎn)品榮膺2025全球電子成就獎(jiǎng)

    近日,全球 FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 的 Agilex 5 FPGA 與 SoC 產(chǎn)品系列,榮獲 2025 年 AspenCore 全球電子成就獎(jiǎng)(WEAA)的處理器/DSP/F
    的頭像 發(fā)表于 12-03 11:13 ?2450次閱讀

    Altera Agilex 5 D系列FPGA和SoC家族全面升級(jí)

    Agilex 5 D 系列 FPGA 和 SoC 家族全面升級(jí),為中端 FPGA 應(yīng)用能力帶來(lái)巨大飛躍——邏輯單元、內(nèi)存、DSP/AI 算力提升高達(dá) 2.5 倍,外存帶寬提升高達(dá) 2 倍,輕松駕馭功耗和空間受限環(huán)境中的高計(jì)算性能
    的頭像 發(fā)表于 11-25 14:42 ?2213次閱讀

    DSP、FPGA之間SRIO通信的問(wèn)題?

    目前在使用DSPFPGA之間通過(guò)SRIO的SWRITE事務(wù)完成雙向數(shù)據(jù)通信,大多數(shù)情況下都正常,但是在我不停的給DSP進(jìn)行燒寫(xiě)程序時(shí),會(huì)偶爾出錯(cuò),FPGA無(wú)法收到
    發(fā)表于 11-15 16:22

    FPGA+DSP/ARM架構(gòu)開(kāi)發(fā)與應(yīng)用

    自中高端FPGA技術(shù)成熟以來(lái),FPGA+DSP/ARM架構(gòu)的硬件設(shè)計(jì)在眾多工業(yè)領(lǐng)域得到廣泛應(yīng)用。例如無(wú)線通信、圖像處理、工業(yè)控制、儀器測(cè)量等。
    的頭像 發(fā)表于 10-15 10:39 ?4270次閱讀
    <b class='flag-5'>FPGA+DSP</b>/ARM架構(gòu)開(kāi)發(fā)與應(yīng)用

    【TES600G】青翼凌云科技基于JFM7K325T FPGA+FT-M6678 DSP的全國(guó)產(chǎn)化信號(hào)處理平臺(tái)

    ?產(chǎn)品概述TES600G是一款基于FPGA+DSP協(xié)同處理架構(gòu)的通用高性能實(shí)時(shí)信號(hào)處理平臺(tái),該平臺(tái)采用1片國(guó)防科大的銀河飛騰多核浮點(diǎn)/定點(diǎn)DSPFT-M6678作為主處理單元,采用1片復(fù)旦微
    的頭像 發(fā)表于 09-16 16:59 ?1435次閱讀
    【TES600G】青翼凌云科技基于JFM7K325T <b class='flag-5'>FPGA</b>+FT-M6678 <b class='flag-5'>DSP</b>的全國(guó)產(chǎn)化信號(hào)處理平臺(tái)

    DSP芯片與800G光模塊的核心關(guān)系:Transmit Retimed DSP、LPO與LRO方案的探討

    本文深入探討DSP芯片在800G光模塊中的核心作用,包括Transmit Retimed DSP架構(gòu)與新興LPO/LRO方案的對(duì)比分析。DSP在信號(hào)均衡、誤碼控制與長(zhǎng)距離傳輸中不可或缺,而LPO/LRO以低功耗優(yōu)勢(shì)適用于短距互聯(lián)
    的頭像 發(fā)表于 09-10 16:32 ?2417次閱讀
    <b class='flag-5'>DSP</b>芯片與800G光模塊的核心<b class='flag-5'>關(guān)系</b>:Transmit Retimed <b class='flag-5'>DSP</b>、LPO與LRO方案的探討

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號(hào)處理平臺(tái),該平臺(tái)采用一片Xilinx的Kintex UltraScale系列FPGA
    的頭像 發(fā)表于 09-01 13:42 ?701次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 <b class='flag-5'>DSP</b>的6U VPX雙FMC接口通用信號(hào)處理平臺(tái)

    AI狂飆, FPGA會(huì)掉隊(duì)嗎? (中)

    機(jī)會(huì)(續(xù))特點(diǎn)三:集成度高FPGA從90年代就開(kāi)始逐漸集成一些硬化功能模塊,如SRAM塊,DSP塊,高速串行收發(fā)器XCVR或叫Serdes,PCIe和以太網(wǎng)硬核,
    的頭像 發(fā)表于 08-08 09:36 ?989次閱讀
    AI狂飆, <b class='flag-5'>FPGA</b>會(huì)掉隊(duì)嗎? (中)

    中科億海微SoM模組——FPGA+DSP核心板

    FPGA+DSP核心板是基于中科億海微EQ6HL130型FPGA芯片搭配國(guó)產(chǎn)DSP開(kāi)發(fā)的高性能核心板卡。對(duì)外接口采取郵票孔連接方式,可以極大提高信號(hào)傳輸質(zhì)量和焊接后的機(jī)械強(qiáng)度。核心板卡的系統(tǒng)框圖如下
    的頭像 發(fā)表于 06-20 14:12 ?1058次閱讀
    中科億海微SoM模組——<b class='flag-5'>FPGA+DSP</b>核心板

    FPGA從0到1學(xué)習(xí)資料集錦

    ,RAM 也往往容量非常小?,F(xiàn)在的 FPGA 不 僅包含以前的 LE,RAM也更大更快更靈活,管教 IOB 也更加的復(fù)雜,支持的 IO 類(lèi)型也更多,而且內(nèi)部還集成了一些特殊功能單元,包括: DSP
    發(fā)表于 05-13 15:41