電子發(fā)燒友網(wǎng)（文/黃山明）12月18日，據(jù)海外媒體報道，隨著臺積電5nm工藝在今年一季度大規(guī)模量產(chǎn)，并為蘋果等企業(yè)進行代工后，下一步臺積電將把目光轉(zhuǎn)向更為先進的3nm工藝，而相關(guān)廠房已經(jīng)在11月份就已建成。

其實早在8月份，臺積電就已經(jīng)公布了自己第一代3nm工藝的生產(chǎn)計劃，將在2021年進入到風險試產(chǎn)、2022年開始量產(chǎn)。相較于5nm N5工藝，相同功耗下，臺積電3nm N3性能將提升10-15%，而在相同性能下，N3功耗可降低25-30%。此外，N3的邏輯密度、SRAM密度、模擬密度分別為N5的1.7倍、1.2倍、1.1倍。

但就像N5有N5P技術(shù)一樣，N3同樣有第二代N3P工藝，據(jù)相關(guān)報道顯示，臺積電宣布他們的3nm Plus工藝將于2023年推出，但并未具體透露是在上半年還是下半年。

蘋果將成為臺積電N3P的首發(fā)客戶，按照蘋果A系列芯片發(fā)布時間預計，蘋果將在2023年推出iPhone 15，其中采用N3P工藝制作的A17芯片，這也將成為N3P工藝的首款產(chǎn)品。

雖然臺積電并沒有透露N3P工藝相比N3到底有哪些區(qū)別，但從過去技術(shù)升級的常規(guī)路徑來看，大概率會有更高的晶體管密度、更低的功耗以及更高的運行頻率。

此前有業(yè)內(nèi)人士推測，臺積電的第二代3nm工藝將放棄FinFET 晶體管工藝，轉(zhuǎn)向GAA環(huán)繞柵晶體管。因為在芯片制程越小的情況下，可能發(fā)生兩種情況，一種是短溝道效應，第二個則是量子隧穿，GAA技術(shù)能夠有效的抑制短溝道效應。

而在2nm工藝上，臺積電在前段時間已經(jīng)傳來消息，由于工藝上取得重大突破導致，研發(fā)進度提前，業(yè)界也看好臺積電在2023年下半年風險試產(chǎn)良率能夠達到90%，2024年正式量產(chǎn)。而臺積電的2nm工藝將采用全新的多橋通道場效電晶體（MBCFET）架構(gòu)。

MBCFET技術(shù)能夠解決由于制程萎縮所產(chǎn)生的電流控制漏電的物理極限問題，不過從原理上來看，MBCFET同樣可以看做是一種GAA，不過由于設(shè)計不同，GAA采用的是納米線，而MBCFET采用的是板片狀結(jié)構(gòu)多路橋接鰭片。此外，GAA還有六角形截面納米線與納米環(huán)的設(shè)計形式。

雖然GAA能夠帶來性能的提升和功耗的降低，但其成本顯然也不容小覷。據(jù)市場研究機構(gòu)IBS的數(shù)據(jù)顯示，28nm工藝的成本在0.629億美元左右，而5nm工藝價格暴漲至4.76億美元，因此如果臺積電N3P采用GAA技術(shù)，其成本將超過5億美元。

從臺積電工藝量產(chǎn)的時間間隔來看，3nm Plus工藝將在2023年正式推出，與7nm到5nm工藝的時間間隔基本一致。而7nm與5nm工藝的第二代技術(shù)都是在第一代工藝量產(chǎn)的后一年推出。據(jù)臺積電總裁魏哲家此前的公開演講顯示，臺積電制程每前進一個世代，客戶的產(chǎn)品速度效能提升30%- 40%，功耗可以降低20%-30%。