91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)

FPGA之家 ? 來源:Bug記錄 ? 作者:Bug記錄 ? 2021-03-22 10:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

前年,發(fā)表了一篇文章《VCS獨(dú)立仿真Vivado IP核的一些方法總結(jié)》(鏈接在參考資料1),里面簡(jiǎn)單講述了使用VCS仿真Vivado IP核時(shí)遇到的一些問題及解決方案,發(fā)表之后經(jīng)過一年多操作上也有些許改進(jìn),所以寫這篇文章補(bǔ)充下。

在仿真Vivado IP核時(shí)分兩種情況,分為未使用SECURE IP核和使用了SECURE IP核。

對(duì)于沒有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’選項(xiàng),并給出庫(kù)文件路徑。這些庫(kù)文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安裝路徑,進(jìn)入對(duì)應(yīng)的版本號(hào),比如2019.2,進(jìn)入后找到data文件夾依次往下尋找。找到后可以把這些庫(kù)文件復(fù)制到虛擬機(jī),每個(gè)文件夾的庫(kù)文件包含的內(nèi)容不同,然后如下圖:

即可加入對(duì)應(yīng)的庫(kù)文件夾。IP核仿真結(jié)束。

對(duì)于使用了SECURE IP核仿真的情況,除了要包含上面的這些庫(kù)文件外,還要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夾,在$VIVADO_INSTALLER_PATHdatasecureip,將里面的文件復(fù)制到虛擬機(jī)。每個(gè)文件夾包含的功能不同。

之前的文章講接下來的操作如下:

操作上還是太復(fù)雜,這里簡(jiǎn)化操作如下。首先,VCS在仿真SECURE IP里面的VP文件時(shí),需要加上一句“+verilog2001ext+.vp”,這句話的意思是將VP文件以verilog2001標(biāo)準(zhǔn)執(zhí)行。出處在:

這是一份日語版本的UG900(參考資料2),但是在最新的UG900 英文版里(參考資料3),并沒有這相關(guān)的內(nèi)容;我的猜測(cè)是Xilinx不推薦獨(dú)立仿真的方式,更加主推Vivado和VCS聯(lián)合仿真,或者使用“export_simulation”等TCL語句將仿真庫(kù)編譯好直接使用的方式。

此外,也不需要我們修改SECURE IP文件夾的vcs_secureip_cell.list.f里面的路徑,在makefile文件里使用如下方法:

使用export命令定義XILINX_VIVADO的路徑,這樣vcs_secureip_cell.list.f會(huì)根據(jù)這個(gè)路徑去查找對(duì)應(yīng)的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更換了加密密鑰,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,還有網(wǎng)友提出問題,VIVADO項(xiàng)目(source)IP核文件夾里,哪些東西是對(duì)仿真有用的?

首先,IP核文件夾里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,這個(gè)文件是沒有用的,它只有對(duì)IP的端口定義;其次,進(jìn)行功能仿真時(shí),可以選擇$IP_NAME_sim_netlist.v,這個(gè)文件注釋專門寫著是為功能仿真準(zhǔn)備的,推薦使用這類文件;最后,也可以使用$IP_NAME.v,這個(gè)文件大多數(shù)情況也可以用來仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v時(shí),只能選擇一個(gè)文件加入仿真,否則會(huì)出現(xiàn)redefine的報(bào)錯(cuò)。因?yàn)镮P核文件夾里面可能存在多個(gè)verilog文件,推薦刪去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一個(gè),然后在VCS命令里將文件夾的verilog都包含進(jìn)來。

可能有人就會(huì)問,既然項(xiàng)目里的IP文件夾包含了verilog文件,為什么還要加入那些庫(kù);這些庫(kù)大部分是作為基礎(chǔ)庫(kù)存在,供各類IP核調(diào)用,是它們的相同部分,而項(xiàng)目里的IP文件夾是它們之間不同的部分。

對(duì)于IP核文件只有VHDL的情況請(qǐng)看參考資料4。

原文標(biāo)題:VCS獨(dú)立仿真Vivado IP核的問題補(bǔ)充

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1862

    瀏覽量

    155794
  • VCS
    VCS
    +關(guān)注

    關(guān)注

    0

    文章

    80

    瀏覽量

    10298

原文標(biāo)題:VCS獨(dú)立仿真Vivado IP核的問題補(bǔ)充

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    VivadoIP被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP被鎖定的情況較為常見。不同版本的Vivado對(duì)IP
    的頭像 發(fā)表于 02-25 14:00 ?152次閱讀
    <b class='flag-5'>Vivado</b>中<b class='flag-5'>IP</b><b class='flag-5'>核</b>被鎖定的解決辦法

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?

    vivado中,怎么將e203內(nèi)核源代碼封裝成ip,并添加總線?
    發(fā)表于 11-10 07:22

    Hbirdv2在vivado2018.3上的仿真工作

    設(shè)置為頂層文件并進(jìn)行仿真 5、觀察波形,檢查其結(jié)果是否與預(yù)期致 四、總結(jié) 本次分享主要是對(duì)在vivado中對(duì)蜂鳥E203行為級(jí)
    發(fā)表于 10-31 08:43

    Vivado仿真之后沒有出現(xiàn)仿真結(jié)果的解決方法

    ;Run Behavioral Simulation之后,會(huì)出現(xiàn)如下圖界面,此時(shí),在Tcl Console中并沒有出現(xiàn)仿真結(jié)果。 沒有出現(xiàn)仿真結(jié)果的原因是沒有給Vivado時(shí)間進(jìn)行仿真
    發(fā)表于 10-31 06:24

    利用vivado實(shí)現(xiàn)對(duì)e200_opensource 蜂鳥E203代的仿真

    本人發(fā)現(xiàn)還有許多朋友在尋找如何仿真蜂鳥E203的方法,并且目前論壇內(nèi)還沒出現(xiàn)過代蜂鳥E203(基于hbirdkit和nucleikit)仿真教程,由于本人使用的板子便是hbirdki
    發(fā)表于 10-31 06:14

    芯來e203移植開發(fā)分享(二)——仿真文件簡(jiǎn)述與itcm固化程序

    主要有兩個(gè)方法: 1、將itcm中的ram替換為vivado的bram ip,通過ip核配置時(shí),加載.verilog文件。 2、在/rtl
    發(fā)表于 10-27 06:04

    蜂鳥E203的浮點(diǎn)指令集F的一些實(shí)現(xiàn)細(xì)節(jié)

    降低功耗,因此如果多個(gè)IP運(yùn)算周期設(shè)計(jì)的不致,如乘法兩個(gè)周期,加法個(gè)周期時(shí),注意需要讓乘法模塊的clken多延時(shí)個(gè)周期。而為了節(jié)省片
    發(fā)表于 10-24 08:57

    vcsvivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivadoip。但是vivado仿真比較慢,
    發(fā)表于 10-24 07:28

    Vivado浮點(diǎn)數(shù)IP的握手信號(hào)

    是1bit1bit進(jìn)來的,則需要tlast,發(fā)完最后個(gè)bit時(shí)拉高,tuser可以用來配置表示一些用戶需要的信息)。 需要注意的是,本以為只有當(dāng)數(shù)據(jù)數(shù)據(jù)的valid拉高后,IP
    發(fā)表于 10-24 07:01

    如何在vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    在擴(kuò)展指令時(shí)我們常常需要一些手段來幫助我們判斷指令是否能夠成功運(yùn)行、運(yùn)行狀態(tài)是否正確。方面,我們可以通過模擬器來實(shí)現(xiàn),另方面,在沒有模擬器的情況下,我們可以通過將所擴(kuò)展指令的二進(jìn)制代碼導(dǎo)入
    發(fā)表于 10-24 06:46

    vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    在擴(kuò)展指令時(shí)我們常常需要一些手段來幫助我們判斷指令是否能夠成功運(yùn)行、運(yùn)行狀態(tài)是否正確。方面,我們可以通過模擬器來實(shí)現(xiàn),另方面,在沒有模擬器的情況下,我們可以通過將所擴(kuò)展指令的二進(jìn)制代碼導(dǎo)入
    發(fā)表于 10-24 06:31

    Vivado浮點(diǎn)數(shù)IP一些設(shè)置注意點(diǎn)

    Vivado浮點(diǎn)數(shù)IP一些設(shè)置注意點(diǎn) 我們?cè)?b class='flag-5'>vivado2018.3中使用了Floating-point(7.1)
    發(fā)表于 10-24 06:25

    如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標(biāo)題所示,我們分享如何在Vivado仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時(shí)鐘和
    發(fā)表于 10-21 11:08

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1360次閱讀
    <b class='flag-5'>vivado</b><b class='flag-5'>仿真</b>時(shí)GSR信號(hào)的影響

    VIVADO自帶Turbo譯碼器IP怎么用?

    turbo 譯碼器IP沒有輸出,不知道哪里出了問題,有經(jīng)驗(yàn)的小伙伴幫忙看看啊 搭建了turbo 譯碼器IP測(cè)試工程,用Matlab產(chǎn)生的數(shù)據(jù)源,調(diào)用turbo編碼器生成編碼數(shù)據(jù),將
    發(fā)表于 06-23 17:39