91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      Vivado中電路結(jié)構(gòu)的網(wǎng)表描述

      OpenFPGA ? 來源：OpenFPGA ? 作者：OpenFPGA ? 2021-05-14 10:46 ? 次閱讀
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

      4f0703b8-b44c-11eb-bf61-12bb97331649.jpg

      我們都知道FPGA的實(shí)現(xiàn)過程分為2步：分析綜合與布局布線后就可以產(chǎn)生目標(biāo)文件，這兩個(gè)步驟中間有個(gè)非常重要的文件，那就是-網(wǎng)表。 下圖是Vivado中網(wǎng)表列表示例：

      4f120baa-b44c-11eb-bf61-12bb97331649.png

      Vivado中網(wǎng)表列表示例 在vivado集成環(huán)境中，網(wǎng)表時(shí)對設(shè)計(jì)的描述，如網(wǎng)表由單元（cell）、引腳（pin）、端口（port）和網(wǎng)絡(luò)（Net）構(gòu)成。下圖是一個(gè)電路的網(wǎng)表結(jié)構(gòu)：

      4f24513e-b44c-11eb-bf61-12bb97331649.png

      電路的網(wǎng)表結(jié)構(gòu)

      （1）單元是設(shè)計(jì)單元

      1、設(shè)計(jì)模塊（Verilog HDL）/實(shí)體（VHDL）。

      2、元件庫中的基本元素（Basic Elements ，BLEs）實(shí)例。如LUT、FF、DSP、RAM等。

      3、硬件功能的類屬表示。

      4、黑盒。

      （2）引腳是單元上的連接點(diǎn)

      （3）端口是設(shè)計(jì)的頂層端口

      （4）網(wǎng)絡(luò)用于實(shí)現(xiàn)引腳之間，以及引腳到端口的連接。

      編輯：jq

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報(bào)投訴
      • dsp
        dsp
        +關(guān)注

        關(guān)注

        561

        文章

        8248

        瀏覽量

        366785
      • RAM
        RAM
        +關(guān)注

        關(guān)注

        8

        文章

        1399

        瀏覽量

        120612
      • 端口
        +關(guān)注

        關(guān)注

        4

        文章

        1106

        瀏覽量

        33969

      原文標(biāo)題：【Vivado那些事】Vivado中電路結(jié)構(gòu)的網(wǎng)表描述

      文章出處：【微信號(hào)：Open_FPGA，微信公眾號(hào)：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏
      加入交流群
      微信小助手二維碼

      掃碼添加小助手

      加入工程師交流群

        評(píng)論

        相關(guān)推薦
        熱點(diǎn)推薦

        Vivado中IP核被鎖定的解決辦法

        當(dāng)使用不同版本的Vivado打開工程時(shí)，IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
        的頭像 發(fā)表于 02-25 14:00 ?214次閱讀
        <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>IP核被鎖定的解決辦法

        Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場景

        在Vivado的時(shí)序約束中，-invert是用于控制信號(hào)極性的特殊參數(shù)，應(yīng)用于時(shí)鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號(hào)的有效邊沿或邏輯極性。
        的頭像 發(fā)表于 02-09 13:49 ?224次閱讀
        <b class='flag-5'>Vivado</b>時(shí)序約束<b class='flag-5'>中</b>invert參數(shù)的作用和應(yīng)用場景

        通過vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器

        Vivado HLS是一款強(qiáng)大的高層次綜合工具，可將C/C++代碼轉(zhuǎn)換為硬件描述語言（HDL），顯著提升FPGA開發(fā)效率。
        的頭像 發(fā)表于 01-20 16:19 ?329次閱讀
        通過<b class='flag-5'>vivado</b> HLS設(shè)計(jì)一個(gè)FIR低通濾波器

        vivado中常用時(shí)序約束指令介紹

        在vivado中，我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
        的頭像 發(fā)表于 01-20 16:15 ?334次閱讀

        vivado連接Atry A7-35T死機(jī)怎么解決？

        時(shí)可以順利調(diào)用vivado，只是沒有用其他電路板測試過； 3）安裝了digilent的驅(qū)動(dòng)（install_drivers），并拷貝其board file到vivado的board file目錄
        發(fā)表于 11-07 06:05

        Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

        在Windows操作系統(tǒng)下使用vivado將設(shè)計(jì)的電路燒寫到MCU200T開發(fā)板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內(nèi)，開發(fā)板上電時(shí)將自動(dòng)地從FLAS
        發(fā)表于 10-29 08:21

        在VIVADO中對NICE進(jìn)行波形仿真的小問題的解決

        https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog，并在VIVADO中生成波形的例子。我們在實(shí)踐過程中，發(fā)現(xiàn)了兩個(gè)
        發(fā)表于 10-27 06:41

        vcs和vivado聯(lián)合仿真

        文檔中明確描述vivado2021.2版本對應(yīng)VCS的版本是2020.12，由于license問題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用； 使用tcl界面
        發(fā)表于 10-24 07:28

        AMD Vivado ChipScope助力硬件調(diào)試

        許多硬件問題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過程中才會(huì)顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程，可在系統(tǒng)運(yùn)行期間最大限度提升對可編程邏輯的觀測能力，助力設(shè)計(jì)調(diào)試。
        的頭像 發(fā)表于 09-05 17:08 ?1165次閱讀

        vivado仿真時(shí)GSR信號(hào)的影響

        利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí)，寫完設(shè)計(jì)代碼和仿真代碼后，點(diǎn)擊run simulation（啟動(dòng)modelsim進(jìn)行仿真）。
        的頭像 發(fā)表于 08-30 14:22 ?1389次閱讀
        <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

        Vivado無法選中開發(fā)板的常見原因及解決方法

        對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板，導(dǎo)致只能手動(dòng)選擇器件。那么，遇到這種情況該如何處理呢？
        的頭像 發(fā)表于 07-15 10:19 ?1716次閱讀
        <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

        如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

        本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
        的頭像 發(fā)表于 05-19 14:22 ?1315次閱讀
        如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

        Vivado HLS設(shè)計(jì)流程

        為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
        的頭像 發(fā)表于 04-16 10:43 ?1639次閱讀
        <b class='flag-5'>Vivado</b> HLS設(shè)計(jì)流程

        一文詳解Vivado時(shí)序約束

        Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件，創(chuàng)建約束文件有兩種方式：Constraints Wizard和Edit Timing Constraints，在綜合后
        的頭像 發(fā)表于 03-24 09:44 ?4855次閱讀
        一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

        Cu/low-k互連結(jié)構(gòu)中的電遷移問題

        本文介紹了影響集成電路可靠性的Cu/low-k互連結(jié)構(gòu)中的電遷移問題。
        的頭像 發(fā)表于 03-13 14:50 ?2472次閱讀
        Cu/low-k互連<b class='flag-5'>結(jié)構(gòu)</b><b class='flag-5'>中</b>的電遷移問題