“ 電路級仿真之前需要三天的時間。使用 MATLAB 和 Simulink，我們將仿真時間縮短到只需一分鐘。

——Jun Uehara, Epson Toyocom”

使用 MATLAB 和 Simulink 可以實現(xiàn)混合信號系統(tǒng)的行為建模、快速設(shè)計開發(fā)、設(shè)計前分析和驗證。

要開始設(shè)計混合信號集成電路 (IC)，您可以使用 PLL 和 ADC 的 Mixed-Signal Blockset 模型。構(gòu)建模塊具有數(shù)據(jù)表規(guī)范，并且包含模擬損傷。內(nèi)置分析工具和測量測試平臺有助于減少您的驗證工作。 對于 PCI Express、USB、DDR 和以太網(wǎng)等高速鏈路的設(shè)計和分析，您可以使用 SerDes Toolbox 構(gòu)建和評估您的信道均衡方案，并自動生成 IBIS-AMI 模型進(jìn)行信道仿真。借助 MATLAB 和 Simulink，您能夠：

創(chuàng)建 PLL、DAC、ADC、SerDes、SMPS 和其他混合信號系統(tǒng)的行為模型。

按照自上而下的方法評估模數(shù)設(shè)計權(quán)衡

通過協(xié)同仿真或創(chuàng)建 SystemVerilog 模塊和 IBIS-AMI 模型，將系統(tǒng)級模型關(guān)聯(lián)到 EDA 工具

在生產(chǎn)測試樣片之前，驗證包括模擬/數(shù)字硬件和控制邏輯在內(nèi)的設(shè)計。

MATLAB 和 Simulink 在混合信號系統(tǒng)中的應(yīng)用

1）混合信號分析在最高抽象等級，您可以使用 MATLAB 分析基本系統(tǒng)架構(gòu)； 例如，哪一個架構(gòu)更好一些：二階還是三階 sigma-delta 調(diào)制器？哪種類型的 PLL 最好？波特圖是如何展示系統(tǒng)穩(wěn)定性的？ 使用 MATLAB 和 Simulink 中的分析工具，探索設(shè)計空間并為您的設(shè)計找到最佳起點。 例如，Mixed-Signal Blockset 使用 MATLAB 功能執(zhí)行 PLL 的閉環(huán)和開環(huán)靜態(tài)分析，并快速設(shè)計環(huán)路濾波器。 與電子表格或 C/C++ 等傳統(tǒng)編程語言相比，MATLAB 可提供更進(jìn)一步的分析和可視化功能。而且，您不必放棄您的現(xiàn)有投資；MATLAB 可與 Microsoft Excel 和 C/C++ 協(xié)同工作。

2）混合信號的自上而下設(shè)計使用并細(xì)化行為模型和測量測試平臺，以實現(xiàn)更快的設(shè)計和驗證。在 Simulink 中，您可以在不同抽象等級對模擬電路、控制邏輯和數(shù)字硬件進(jìn)行協(xié)同仿真。 通過在“傳遞函數(shù)”抽象等級使用連續(xù)時間信號或使用 Simscape Electrical 對電壓、電流和組件（例如，RLC 元件、運(yùn)算放大器和開關(guān)等）進(jìn)行建模，來描述模擬電子元件。 使用浮點精度在算法級別描述數(shù)字電子元件，或使用任意長度的定點數(shù)據(jù)類型執(zhí)行位準(zhǔn)確度仿真，包括量化和飽和效應(yīng)。最后，為目標(biāo)ASIC 和 FPGA 生成可綜合的 HDL 代碼。 使用 MATLAB 函數(shù)或 Stateflow 在算法級別描述控制邏輯和狀態(tài)機(jī)。您可以使用定點數(shù)據(jù)類型，并確定是以微型控制器為目標(biāo)使用嵌入式 C/C++ 代碼生成，還是為目標(biāo) ASIC 和 FPGA 生成可綜合的 HDL 代碼。

3）混合信號驗證在設(shè)計流程中，必須將系統(tǒng)級模型關(guān)聯(lián)至下一階段。您可通過不同的方式將 MATLAB 和 Simulink 模型用作 SPICE 模型、HDL 代碼或硬件的測試框架。 協(xié)同仿真是不同工具間的運(yùn)行時連接；在每個仿真時間步長，可在工具間交換數(shù)據(jù)，從而讓它們能夠協(xié)同運(yùn)行以仿真模型。 在模擬域中，Cadence Virtuoso AMS Designer 提供指向 Simulink 的協(xié)同仿真連接。在數(shù)字域中，HDL Verifier 提供到第三方 HDL 仿真器和 FPGA 電路板的連接，以進(jìn)行在環(huán)測試。 為了在功能驗證環(huán)境中進(jìn)行回歸測試和重復(fù)使用，您可以利用 DPI-C 接口將 MATLAB 算法和 Simulink 模型導(dǎo)出成 SystemVerilog 模塊。 您可以使用 MATLAB 分析 IC 仿真結(jié)果，以更有效地實現(xiàn)數(shù)據(jù)可視化，并使用優(yōu)化、機(jī)器學(xué)習(xí)或深度學(xué)習(xí)技術(shù)進(jìn)一步優(yōu)化行為模型。 最后一級的混合信號驗證是設(shè)備測試。在此階段，MATLAB 和 Simulink 與各種測試設(shè)備集成，從而讓您能夠構(gòu)建測試系統(tǒng)，該系統(tǒng)通過模型創(chuàng)建測試向量、控制測試設(shè)備和分析結(jié)果。

4）鎖相環(huán) (PLL)晶體管級別的模型很準(zhǔn)確，但用于鎖相環(huán) (PLL) 設(shè)計時速度極慢。反饋環(huán)路通常需要長時間仿真用于捕獲鎖定時間，需要小的仿真時間步長，以準(zhǔn)確預(yù)測相位噪聲效應(yīng)。Simulink 和 Mixed-Signal Blockset 使用一個變步長求解器，它可以實現(xiàn)非?？焖俚?PLL 仿真且無需過采樣。 借助其控制設(shè)計方面的技術(shù)，Simulink 擁有一個仿真引擎，該引擎在具有反饋回路的仿真系統(tǒng)中極其高效。通過將行為建模與更快的仿真方法相結(jié)合，工程師們能夠?qū)?PLL設(shè)計的仿真時間從數(shù)天縮短到數(shù)小時甚至數(shù)分鐘。

5）數(shù)模/模數(shù)轉(zhuǎn)換器(ADC/DAC)快速對連續(xù)時間信號和離散時間信號進(jìn)行仿真的能力是設(shè)計和驗證模-數(shù)轉(zhuǎn)換器 (ADC) 的關(guān)鍵。由于 Simulink 允許在相同環(huán)境中對模擬和數(shù)字硬件進(jìn)行建模，因此您可以設(shè)計一個 ADC，所需時間只是 SPICE 工具所需時間的一小部分。 使用 Simulink 進(jìn)行快速的 ADC 設(shè)計可加快參數(shù)掃描速度，從而允許工程師在較短時間內(nèi)進(jìn)行詳細(xì)驗證。通過使用 Mixed-Signal Blockset 測試平臺，您可以快速評估積分和微分非線性度以及噪聲性能。

6）SerDes 和高速鏈路對以較高數(shù)據(jù)速率運(yùn)行的 SerDes 串行和 DDR 并行均衡系統(tǒng)進(jìn)行分析和仿真，會使仿真的速度慢得像爬一樣，這會威脅到項目交付時間，同時也會限制設(shè)計研究的范圍。 通過 SerDes Designer 應(yīng)用程序，您只需幾分鐘即可分析任意高速信道均衡方案，包括使用 NRZ 或 PAM4 信號實現(xiàn)預(yù)加重和均衡的不同架構(gòu)。通過此應(yīng)用程序，您可以自動生成 Simulink 模型，用于進(jìn)一步改進(jìn)自適應(yīng)均衡算法，也可以從自己的模型開始并添加您的專有算法。對于系統(tǒng)集成和信道驗證，您可以使用 SerDes Toolbox 自動生成雙 IBIS-AMI 模型。

7）射頻功率放大器的數(shù)字預(yù)失真 (DPD)數(shù)字預(yù)失真在理論上很簡單，實踐起來卻很難。MATLAB 為控制測試設(shè)備、分析復(fù)雜數(shù)據(jù)和為 DSP 或 FPGA 構(gòu)建算法提供了統(tǒng)一的環(huán)境，同時對射頻功率放大器 (PA) 引入的效應(yīng)有更深的了解。 在 MATLAB 中，您可以基于修改后的 Volterra 系列輕松地構(gòu)建一個 PA 模型，包括記憶效應(yīng)和非線性，并使用 RF Blockset 電路包絡(luò)對該模型進(jìn)行仿真。通過在閉環(huán)中使用您自己的 DPD 算法對射頻功率放大器進(jìn)行仿真，您可以在進(jìn)入試驗之前預(yù)估定時、量化和其他射頻效應(yīng)。

責(zé)任編輯：lq