91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Vivado License Manager時(shí)Vivado的錯(cuò)誤信息

FPGA技術(shù)驛站 ? 來(lái)源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-09-12 15:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado License Manager在使用Vivado License Manager時(shí),如果通過(guò)如下圖所示方式指定license的路徑時(shí),要保證路徑僅包含ASCII字符而沒(méi)有中文字符。

Vivado Synthesis Hangs/StopsVivado在綜合時(shí),如果顯示一直在運(yùn)轉(zhuǎn),但不再輸出任何log信息時(shí),檢查一下工程路徑是否包含了特殊字符“&”。因?yàn)椤?”字符在Tcl腳本里是變量置換符。

Vivado SysGen IP Packager對(duì)于SysGen工程,需要將其通過(guò)VivadoIP Packager封裝為IP供Vivado使用。如果在Windows操作系統(tǒng)下,生成文件所在目錄路徑超過(guò)了260個(gè)字符,嘗試在Vivado下打開(kāi)此IP時(shí)就會(huì)報(bào)錯(cuò)。因此,要確保文件路徑名稱小于260個(gè)字符。

Vivado Installation在安裝Vivado時(shí),如果安裝源文件xsetup.exe所在目錄包含“!”時(shí),雙擊xsetup.exe后,安裝界面會(huì)閃退,導(dǎo)致無(wú)法安裝。因此,要將源文件所在目錄路徑里的字符“!”移除。

DATA2MEM

如上圖所示,如果頂層模塊名為單一字符m,就會(huì)導(dǎo)致上述錯(cuò)誤。使用data2mem時(shí),{a, c, h, m, n, p}為保留字符,頂層模塊名稱不能使用它們。從這個(gè)角度而言,對(duì)模塊的命名應(yīng)避免使用單個(gè)字符。

IP, Archive Project

在Windows操作系統(tǒng)下,要求路徑名所包含的字符不能超過(guò)260個(gè),否則生成IP時(shí)或者對(duì)Vivado工程打包時(shí)就會(huì)報(bào)如上圖所示的錯(cuò)誤信息。 create_project, read_*使用create_project時(shí),如路徑名包含@會(huì)報(bào)如下圖所示錯(cuò)誤信息。

使用read_*命令,例如read_edif時(shí),如果路徑名包含~字符,會(huì)報(bào)如下錯(cuò)誤信息。

結(jié)論:

在Windows操作系統(tǒng)下,路徑名有260個(gè)字符的限制。因此要使Vivado工程目錄名稱盡可能短一些,同時(shí),避免在路徑名中包含特殊字符。保險(xiǎn)起見(jiàn),用字母、數(shù)字、下劃線構(gòu)成文件目錄。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 操作系統(tǒng)
    +關(guān)注

    關(guān)注

    37

    文章

    7401

    瀏覽量

    129270
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71093

原文標(biāo)題:Vivado跟路徑相關(guān)的錯(cuò)誤信息

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開(kāi)工程時(shí),IP核被鎖定的情況較為常見(jiàn)。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?149次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    通過(guò)vivado HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    Vivado HLS是一款強(qiáng)大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語(yǔ)言(HDL),顯著提升FPGA開(kāi)發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?295次閱讀
    通過(guò)<b class='flag-5'>vivado</b> HLS設(shè)計(jì)一個(gè)FIR低通濾波器

    vivado中常用時(shí)序約束指令介紹

    vivado中,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?281次閱讀

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?938次閱讀

    vivado的hardware manager找不到HummingBird Evaluation kit,是什么原因?

    購(gòu)買了HummingBird Evaluation kit,按照書本的指示, (1)連接FPGA JTAG (2)連接電源,并上電 (3)打開(kāi)vivado,并進(jìn)入Hardware manager,發(fā)現(xiàn)沒(méi)有找到HummingBird Evaluation kit 可能的原因
    發(fā)表于 11-05 07:11

    Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統(tǒng)下使用vivado將設(shè)計(jì)的電路燒寫到MCU200T開(kāi)發(fā)板上的FLASH中的方法。通過(guò)將硬件電路的比特流文件燒寫到板載FLASH內(nèi),開(kāi)發(fā)板上電時(shí)將自動(dòng)地從FLASH中讀取比特流
    發(fā)表于 10-29 08:21

    vcs和vivado聯(lián)合仿真

    ; 原因在于:正常的話我們直接點(diǎn)擊Compile進(jìn)行編譯就可以了,但是直接編譯后會(huì)產(chǎn)生systemc的編譯錯(cuò)誤;是由于vivado2021.2版本與vcs2018的版本不匹配問(wèn)題造成。在ug900
    發(fā)表于 10-24 07:28

    FPGA開(kāi)發(fā)板vivado綜合、下載程序問(wèn)題匯總

    vivado綜合時(shí),可能出現(xiàn)該錯(cuò)誤。將e203_defines.v設(shè)為全局包含,并將file_type設(shè)為verilog header,問(wèn)題便可解決。 2.vivado無(wú)法連接hardware
    發(fā)表于 10-24 07:12

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導(dǎo)入、并配置好項(xiàng)目,完成項(xiàng)目的綜合(SYNTHESIS)與實(shí)現(xiàn)(IMPLEMENTATION),查看有無(wú)錯(cuò)誤與或警告信息,調(diào)整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發(fā)表于 10-23 08:28

    RTT Studio新建通用項(xiàng)目時(shí)無(wú)法選MCU和Board怎么解決?

    RTT Studio新建通用項(xiàng)目時(shí),提示如下錯(cuò)誤信息: “Detect no available version of Board Support Packages, Please install
    發(fā)表于 09-25 08:01

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1359次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無(wú)法選中目標(biāo)開(kāi)發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1698次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1283次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來(lái)到至芯科技FPGA煉獄營(yíng)地,準(zhǔn)備開(kāi)啟我們的偉大征程!正所謂“兵馬未動(dòng),糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場(chǎng),我們何以入場(chǎng),何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?3365次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開(kāi)發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來(lái)考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1608次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計(jì)流程