燦芯半導體推出用于高速DDR物理層中的兩項創(chuàng)新技術
中國上?！?022年7月7日——一站式定制芯片及IP供應商——燦芯半導體日前宣布推出用于高速DDR物理層中的Zero-Latency （零延遲）和True-Adaptive（真自適應）兩項技術。這兩項技術已經開始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理層IP上進行部署，將為客戶帶來更高效、更穩(wěn)定的全新體驗。
Zero-Latency （零延遲） 技術在讀數(shù)據通路上，采用了兩種可選的、獨特的采樣方式進行數(shù)據轉換，而不像其他DDR物理層供貨商采用FIFO進行跨時鐘域轉換，此技術將延遲降低到最小，節(jié)省了硅面積。
True-Adaptive （真自適應）技術始終對芯片內的電壓溫度、芯片與顆粒之間的往返延遲的變化以及讀數(shù)據/讀數(shù)據選通信號的延遲偏差進行跟蹤，選擇適當?shù)臅r機進行補償。采用這個技術后，用戶只需上電后進行一次訓練，之后即讓物理層自行跟蹤補償，可完全避免重新訓練帶來的帶寬損失。
燦芯半導體工程副總裁劉亞東表示：“燦芯半導體深耕DDR物理層技術多年，一直致力于創(chuàng)新架構革新，采用基于這些技術的物理層IP的客戶正不斷增加，未來燦芯半導體也將致力于更好地滿足客戶需求，為客戶帶來更高的價值。”
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
半導體
+關注
關注
339文章
30784瀏覽量
264517 -
DDR
+關注
關注
11文章
755瀏覽量
69163 -
燦芯半導體
+關注
關注
0文章
69瀏覽量
13215
原文標題：燦芯半導體推出兩項創(chuàng)新技術用于DDR物理層
文章出處：【微信號：BriteSemi，微信公眾號：燦芯半導體BriteSemi】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
安世半導體1200V SiC MOSFET產品榮獲兩項行業(yè)大獎
近日，安世半導體在碳化硅（SiC）功率器件領域的技術實力再次獲得行業(yè)權威認可。1200 V SiC MOSFET產品系列憑借卓越的創(chuàng)新設計與可靠性能，接連將兩項行業(yè)大獎收入囊中：一
RapidIO標準的串行物理層實現(xiàn)
Serial RapidIO(SRIO) 特指 RapidIO 標準的串行物理層實現(xiàn)。
芯源半導體安全芯片技術原理
物理攻擊，如通過拆解設備獲取存儲的敏感信息、篡改硬件電路等。一些部署在戶外的物聯(lián)網設備，如智能電表、交通信號燈等，更容易成為物理攻擊的目標。
芯源半導體的安全芯片采用了多種先進的安全
發(fā)表于 11-13 07:29
佑駕創(chuàng)新斬獲行業(yè)兩項榮譽
近日，佑駕創(chuàng)新（MINIEYE）在行業(yè)評選中捷報頻傳，一舉斬獲“2025蓋世汽車金輯獎?中國汽車新供應鏈百強”與“大灣區(qū)新質生產力企業(yè)”兩項重量級獎項。這兩項榮譽不僅是對佑駕創(chuàng)新深耕智
ADP7000系列示波器特色功能：以太網物理層一致性測試，讓網絡物理層問題無所遁形
引言隨著數(shù)字化浪潮席卷與通信技術高速發(fā)展，以太網作為應用最廣泛的網絡通信載體，已深度應用于數(shù)據中心、工業(yè)互聯(lián)網、智能汽車等領域。以太網的物理層特性直接影響著鏈路穩(wěn)定性、誤碼率、傳輸帶寬
燦芯半導體2025灣芯展圓滿落幕
10月15-17日，以“芯啟未來，智創(chuàng)生態(tài)”為主題的灣芯展在深圳盛大舉行，本次博覽會旨在匯聚全球半導體產業(yè)鏈頭部企業(yè)與創(chuàng)新力量，共探行業(yè)趨勢與方向。
燦芯半導體亮相IP-SoC Days 2025
近日，Design & Reuse在上海和首爾分別舉辦了兩場IP-SoC Day研討會，燦芯半導體（燦芯
【「AI芯片：科技探索與AGI愿景」閱讀體驗】+半導體芯片產業(yè)的前沿技術
半導體芯片是現(xiàn)在世界的石油，它們推動了經歷、國防和整個科技行業(yè)。-------------帕特里克-基辛格。
AI的核心是一系列最先進的半導體芯片。那么AI芯片最新技術以及創(chuàng)新有哪些呢
發(fā)表于 09-15 14:50
智原科技推出DDR/LPDDR通用物理層IP解決方案
ASIC設計服務暨IP研發(fā)領導廠商智原科技（Faraday Technology Corporation）宣布推出可支持第三至第五代DDR/LPDDR的通用物理層IP，適用于聯(lián)電（UM
歐菲光兩項創(chuàng)新技術通過國家發(fā)明專利授權
近日，歐菲光集團研發(fā)創(chuàng)新工作又傳來喜訊，旗下子公司江西歐菲光學有限公司和南昌歐菲光電技術有限公司自主研發(fā)的兩項創(chuàng)新技術通過了國家知識產權局發(fā)明專利授權，標志著公司在光學光電領域的
東芝推出兩項創(chuàng)新技術提升碳化硅功率器件性能
日本川崎——東芝電子元件及存儲裝置株式會社(簡稱“東芝”)研發(fā)了一項創(chuàng)新技術，該技術可在增強溝槽型碳化硅(SiC)MOSFET[2]的UIS耐用性[3]的同時，顯著降低其因導通電阻[1]而產生的損耗
蘇州芯矽科技：半導體清洗機的堅實力量
。在全球半導體競爭加劇的浪潮中，芯矽科技使命在肩。一方面持續(xù)加大研發(fā)投入，探索新技術、新工藝，提升設備性能，向國際先進水平看齊；另一方面，積極攜手上下游企業(yè)，構建產業(yè)鏈協(xié)同
發(fā)表于 06-05 15:31
中微公司在TechInsights 2025半導體供應商獎項調查中榮獲兩項第一
熱烈祝賀中微公司再獲殊榮，在TechInsights 2025半導體供應商獎項調查中榮獲兩項第一，技術硬實力與服務軟實力獲雙重肯定。
燦芯半導體推出DDR3/4和LPDDR3/4 Combo IP
燦芯半導體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKD 0.9V/2.5
砥礪創(chuàng)新 芯耀未來——武漢芯源半導體榮膺21ic電子網2024年度“創(chuàng)新驅動獎”
2024年，芯途璀璨，創(chuàng)新不止。武漢芯源半導體有限公司（以下簡稱“武漢芯源半導體”）在21ic電
發(fā)表于 03-13 14:21
工商網監(jiān)
評論