91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado Synthesis的各種流程

FPGA技術(shù)驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2022-07-15 11:39 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

全局綜合(Global Synthesis)

全局綜合意味著整個設(shè)計在一個Synthesis Design Run流程中完成,這樣會帶來幾個好處。一是使得綜合工具能夠最大化地進行設(shè)計優(yōu)化,尤其是層次間的優(yōu)化(這些優(yōu)化是其他綜合流程不能實現(xiàn)的)。二是對于綜合后的設(shè)計分析帶來了很大的便利。當(dāng)然,其不足之處也是很明顯的,那就是編譯時間會很長。但這一不足之處可以借助增量綜合得以緩解。需要注意的是因為是全局綜合,所以XDC中描述的約束是以頂層為基準(zhǔn)進行索引的。

IPI綜合(Block Design Synthesis)

Vivado IPI (IP Integrator)提供了直觀的模塊化的設(shè)計方法。用戶可以將Vivado IP Catalog中的IP、用戶自己的RTL代碼、或者用戶已有的BD文件添加到IP Integrator中構(gòu)成Block Design,設(shè)計更復(fù)雜的系統(tǒng),如下圖所示。

a0972958-03ef-11ed-ba43-dac502259ad0.png

IPI使得用戶可以方便地將特定功能打包放入設(shè)計中,這樣用戶可以將焦點放在整個系統(tǒng)上,而非系統(tǒng)的某個部分。對于Block Design,Vivado提供了如下圖所示的三種綜合方式。其中Global為全局綜合方式,其余兩種均為OOC(Out-of-Context)綜合方式,只是OOC的粒度不同而已。OOC可以有效縮短編譯時間。

a0ad044e-03ef-11ed-ba43-dac502259ad0.png

OOC綜合方式

OOC綜合方式可以使用戶單獨對設(shè)計的某個層次進行綜合,然后再對整個設(shè)計進行綜合,此時,OOC綜合的對象會被當(dāng)作黑盒子對待。通常,對于Xilinx的IP,我們建議采用OOC綜合方式。OOC可以縮短后續(xù)整個設(shè)計綜合所需時間,同時,若設(shè)計發(fā)生改變,而OOC綜合對象沒有改變,那么整個設(shè)計的綜合就不需要再對OOC對象進行綜合。一旦采用OOC綜合方式,在Design Runs窗口中就會看到相應(yīng)的OOC Module Runs,如下圖所示。

a0bbbbc4-03ef-11ed-ba43-dac502259ad0.png

增量綜合(Incremental Synthesis)

增量綜合可以使綜合工具復(fù)用之前已有的綜合結(jié)果,從而縮短編譯時間。但增量綜合是有前提條件的,即設(shè)計可以形成至少4個分割(Partitions),而每個分割至少包含25000個模塊。這里的“模塊”既包含設(shè)計層次也包含RTL原語。Vivado提供了四種增量綜合模式,如下圖所示。其中off表明關(guān)閉增量綜合,quick模式不會進行邊界優(yōu)化。default模式會執(zhí)行大部分邏輯優(yōu)化包括邊界優(yōu)化,相對于非增量模式,能顯著縮短編譯時間。aggressive模式會執(zhí)行所有的邏輯優(yōu)化,編譯時間縮短程度最為明顯。對于低性能設(shè)計需求,可以使用quick模式,而對于高性能設(shè)計需求,建議采用其余三種模式。

a0d724b8-03ef-11ed-ba43-dac502259ad0.png

模塊化綜合(Block-level Synthesis)

本身Vivado提供了多種綜合策略和各種綜合設(shè)置選項,但其面向的對象是整個設(shè)計,換言之,這是一種全局設(shè)置。Block-level綜合技術(shù)則打破了這一常規(guī),可以對不同層次的設(shè)計設(shè)置不同的選項或應(yīng)用不同的綜合策略,從而達到更好的綜合質(zhì)量。

Block-level綜合技術(shù)需要通過XDC約束來實現(xiàn),如下圖所示。

a0e406f6-03ef-11ed-ba43-dac502259ad0.png

我們來看一個例子:設(shè)計中有4個模塊U1、U2、U3和inst1,而inst1又嵌入在U3里。現(xiàn)在我們需要對U1使能RETIMING,對U2和U3使用AREA_OPTIMIZED策略,對inst1使用DEFAULT綜合策略,那么我們就可以通過下圖所示約束實現(xiàn)。

a0f0a488-03ef-11ed-ba43-dac502259ad0.png

a1096ae0-03ef-11ed-ba43-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模塊化
    +關(guān)注

    關(guān)注

    0

    文章

    356

    瀏覽量

    22699
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    857

    瀏覽量

    71139
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?205次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    通過vivado HLS設(shè)計一個FIR低通濾波器

    Vivado HLS是一款強大的高層次綜合工具,可將C/C++代碼轉(zhuǎn)換為硬件描述語言(HDL),顯著提升FPGA開發(fā)效率。
    的頭像 發(fā)表于 01-20 16:19 ?325次閱讀
    通過<b class='flag-5'>vivado</b> HLS設(shè)計一個FIR低通濾波器

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發(fā)表于 01-20 16:15 ?326次閱讀

    FPGA板下載運行調(diào)試流程

    4節(jié)的第1、2小節(jié),直至生成mcs文件。此處mcs文件將通過命令生成。此外,還可以通過vivado工具生成mcs文件,具體流程如下: (1) 首先修改E203 hbird源碼中的makefile文件
    發(fā)表于 10-29 06:57

    FPGA板下載調(diào)試流程

    4節(jié)的第1、2小節(jié),直至生成mcs文件。此處mcs文件將通過命令生成。此外,還可以通過vivado工具生成mcs文件,具體流程如下: (1) 首先修改E203 hbird源碼中的makefile文件
    發(fā)表于 10-29 06:37

    vcs和vivado聯(lián)合仿真

    我們在做參賽課題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時,有時需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado ip核的soc系統(tǒng)進行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導(dǎo)入、并配置好項目,完成項目的綜合(SYNTHESIS)與實現(xiàn)(IMPLEMENTATION),查看有無錯誤與或警告信息,調(diào)整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發(fā)表于 10-23 08:28

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力,助力設(shè)計調(diào)試。
    的頭像 發(fā)表于 09-05 17:08 ?1160次閱讀

    vivado仿真時GSR信號的影響

    利用vivado進行設(shè)計xilinx FPGA時,寫完設(shè)計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1386次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對應(yīng)的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1715次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1306次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的精簡設(shè)計流程
    的頭像 發(fā)表于 05-07 15:15 ?1337次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營地,準(zhǔn)備開啟我們的偉大征程!正所謂“兵馬未動,糧草先行”,戰(zhàn)前的準(zhǔn)備自是必不可少,在FPGA的漫漫沙場,我們何以入場,何以取勝呢?在這里我們?yōu)楦魑粦?zhàn)友準(zhǔn)備了vivado 2018.3的使用教程。
    的頭像 發(fā)表于 04-30 14:14 ?3379次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    CPU的各種指令和執(zhí)行流程

    、數(shù)據(jù)傳輸?shù)裙δ?。要深入理解CPU的指令,我們需要從多個維度進行分析,尤其是指令的構(gòu)成、分類、執(zhí)行流程以及與不同架構(gòu)的關(guān)系。
    的頭像 發(fā)表于 04-18 11:24 ?2646次閱讀

    Vivado HLS設(shè)計流程

    為了盡快把新產(chǎn)品推向市場,數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1637次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計<b class='flag-5'>流程</b>