91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

IC設(shè)計(jì)與方法

lhl545545 ? 來源:行業(yè)學(xué)習(xí)與研究 ? 作者:行業(yè)學(xué)習(xí)與研究 ? 2022-08-16 10:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文主要來源為學(xué)堂在線《IC設(shè)計(jì)與方法》學(xué)習(xí)筆記

Quarus Ⅱ工具可以進(jìn)行PLD(可編程芯片)的設(shè)計(jì)。

Quarus Ⅱ工具的整體編譯過程包括邏輯綜合、布局布線、時(shí)序分析、I/O分析(個(gè)人理解芯片引腳的分析)等編譯子過程。

Quarus Ⅱ工具提供了如圖一右上角的工具條,設(shè)計(jì)人員可以直接點(diǎn)擊工具條第一個(gè)紫色的三角形按鈕完成整體編譯過程,也可通過點(diǎn)擊其他帶有紫色三角形的按鈕完成某一子過程的編譯。

對(duì)于簡(jiǎn)單的芯片設(shè)計(jì),設(shè)計(jì)人員可以點(diǎn)擊一個(gè)按鈕完成整體編譯過程。對(duì)于復(fù)雜的芯片設(shè)計(jì),邏輯綜合、布局布線、時(shí)序分析子過程可能需要花費(fèi)數(shù)小時(shí)到數(shù)天的時(shí)間。如果每次編譯都進(jìn)行整體編譯,會(huì)浪費(fèi)時(shí)間,所以復(fù)雜的芯片設(shè)計(jì)通常分步完成每個(gè)子過程的編譯。

87e10964-1ceb-11ed-ba43-dac502259ad0.png

圖一,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

設(shè)計(jì)人員需要關(guān)注Quarus Ⅱ工具提供的報(bào)告。

圖二左側(cè)中間帶有多個(gè)藍(lán)色進(jìn)度條的窗口會(huì)報(bào)告編譯過程是否百分之百正確,如果編譯有錯(cuò)誤,Quarus Ⅱ工具可能會(huì)在錯(cuò)誤處停滯。

圖二最靠下寫有綠色文字的窗口會(huì)報(bào)告編譯過程的一些相關(guān)信息,設(shè)計(jì)人員需要仔細(xì)檢查是否有error或warning,除非可以確認(rèn)warning對(duì)芯片設(shè)計(jì)沒有影響,否則設(shè)計(jì)人員需要排除所有的error或warning。

881c65d6-1ceb-11ed-ba43-dac502259ad0.png

圖二,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

圖三是圖二右上角部分的放大,展示的是Quarus Ⅱ工具可以報(bào)告每一編譯子過程的相關(guān)信息,如邏輯綜合、時(shí)序分析、I/O分析等相關(guān)信息。

8853f028-1ceb-11ed-ba43-dac502259ad0.png

圖三,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

圖四是Quarus Ⅱ工具對(duì)芯片引腳資源使用(I/O分析)情況的報(bào)告,包括輸入引腳的信號(hào)、名稱、是否為特殊引腳等信息。

888d7c1c-1ceb-11ed-ba43-dac502259ad0.png

圖四,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

圖五展示了Quarus Ⅱ工具邏輯綜合(將芯片代碼設(shè)計(jì)轉(zhuǎn)化成電路設(shè)計(jì))相關(guān)設(shè)置界面,需要設(shè)計(jì)人員檢查的設(shè)置包括頂層樹狀結(jié)構(gòu)(Quarus Ⅱ工具會(huì)分析芯片設(shè)計(jì)的樹狀結(jié)構(gòu))、目標(biāo)器件的類型、設(shè)計(jì)文件和庫文件、代碼語法標(biāo)準(zhǔn)(確定語法標(biāo)準(zhǔn)采用的版本)、EDA(邏輯綜合所使用的平臺(tái))工具的選擇(Quarus Ⅱ工具內(nèi)嵌的工具或其他EDA工具)、時(shí)序分析設(shè)置、邏輯綜合操作設(shè)置、仿真工具設(shè)置。

88c4d838-1ceb-11ed-ba43-dac502259ad0.png

圖五,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

Quarus Ⅱ工具可以提供多種邏輯綜合的方法,如智能綜合,智能綜合采用增量綜合方式,可以節(jié)省時(shí)間和磁盤空間。其他的邏輯綜合的方法還包括:節(jié)省綜合時(shí)間的綜合方法和使用更多磁盤空間的綜合方法(這兩種方法課程中未提及,根據(jù)圖六翻譯)。

88fd64b4-1ceb-11ed-ba43-dac502259ad0.png

圖六,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

上文提及的增量綜合通過只對(duì)電路修改部分進(jìn)行再次邏輯綜合,節(jié)省時(shí)間和磁盤空間。

如圖七所示,芯片頂層設(shè)計(jì)(TOP)包含設(shè)計(jì)A和B的連接方式,設(shè)計(jì)A、B的底層設(shè)計(jì)(具體設(shè)計(jì)內(nèi)容)分別包含于A、B中。若第一次邏輯綜合后,問題只出現(xiàn)在B的底層設(shè)計(jì)中,在修改出問題的設(shè)計(jì)后,軟件可以通過只對(duì)修改部分(個(gè)人理解:頂層設(shè)計(jì)部分和B的底層設(shè)計(jì)可能均發(fā)生修改,A的底層設(shè)計(jì)沒有修改)進(jìn)行邏輯綜合,以節(jié)省時(shí)間和磁盤空間。

892a0c26-1ceb-11ed-ba43-dac502259ad0.png

圖七,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • IC設(shè)計(jì)
    +關(guān)注

    關(guān)注

    38

    文章

    1373

    瀏覽量

    108330
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    694

    瀏覽量

    35192
  • 可編程芯片
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    19152

原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(28)——Quarus Ⅱ工具部分功能簡(jiǎn)介(上)

文章出處:【微信號(hào):行業(yè)學(xué)習(xí)與研究,微信公眾號(hào):行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    數(shù)字IC設(shè)計(jì):方法、技巧與實(shí)踐

    設(shè)計(jì)的流程逐步介紹前端設(shè)計(jì)需要的知識(shí)。其中第3章為構(gòu)架設(shè)計(jì),比較詳盡地介紹了構(gòu)架設(shè)計(jì)的任務(wù),一些應(yīng)當(dāng)考慮的問題和構(gòu)架設(shè)計(jì)的方法。第4章是RTL設(shè)計(jì)與仿真。首先介紹的是一些RTL的設(shè)計(jì)規(guī)則;之后,討論
    發(fā)表于 05-28 16:06

    一種基于Logical Effort理論的IC設(shè)計(jì)方法解析

    Gain=Cout/(3.6*Cin),并把它作為電路單元(cell)的延遲預(yù)算。最快的電路拓?fù)浣Y(jié)構(gòu)有一致可變的Gain,因此在物理綜合階段,可以通過仔細(xì)調(diào)整Gain的值,保持時(shí)序不變。全新的IC設(shè)計(jì)方法
    發(fā)表于 02-10 10:24

    增大三極管集電極電流Ic方法

    換成小電阻,做大Ib,但還是總是達(dá)不到觸發(fā)點(diǎn)。甚至做到10歐姆反而電流變小。大家有沒有什么辦法,增大三極管集電極電流Ic方法?或者換其他三極管?有建議型號(hào)沒?
    發(fā)表于 05-04 13:36

    咨詢:增大三極管集電極電流Ic方法

    換成小電阻,做大Ib,但還是總是達(dá)不到觸發(fā)點(diǎn)。甚至做到10歐姆反而電流變小。大家有沒有什么辦法,增大三極管集電極電流Ic方法?或者換其他三極管?有建議型號(hào)沒?
    發(fā)表于 05-04 15:39

    IC設(shè)計(jì)流程與方法是什么?

    關(guān)于IC設(shè)計(jì)的流程是怎樣的?有關(guān)IC設(shè)計(jì)的方法有哪些?
    發(fā)表于 06-21 07:51

    低功耗數(shù)字IC設(shè)計(jì)方法及示例

    在之前的 IC 設(shè)計(jì)中,關(guān)注的參數(shù)主要是性能(timing)和面積(area)。 EDA 工具在滿足性能要求的情況下,最小化面積。功耗是一個(gè)不怎么關(guān)心的問題。 CMOS 工藝在相對(duì)較低的時(shí)鐘頻率下
    發(fā)表于 09-21 07:38

    嵌入式SoC IC 的設(shè)計(jì)方法和流程

    在介紹嵌入式 SoC IC 概念的基礎(chǔ)上,介紹基于重用(re-use)的 SoC IC 設(shè)計(jì)方法和流程, 涉及滿足時(shí)序要求、版圖設(shè)計(jì)流程和測(cè)試設(shè)計(jì)的問題, 并給出設(shè)計(jì)計(jì)劃考慮項(xiàng)目。
    發(fā)表于 05-13 16:09 ?28次下載

    面向未來的IC設(shè)計(jì)方法

    面向未來的IC設(shè)計(jì)方法
    發(fā)表于 03-28 15:09 ?751次閱讀

    一種全新的深亞微米IC設(shè)計(jì)方法

    一種全新的深亞微米IC設(shè)計(jì)方法 本文分析了傳統(tǒng)IC設(shè)計(jì)流程存在的一些缺陷,并且提出了一種基于Logical Effort理論的全新IC設(shè)計(jì)方法
    發(fā)表于 12-27 13:28 ?917次閱讀
    一種全新的深亞微米<b class='flag-5'>IC</b>設(shè)計(jì)<b class='flag-5'>方法</b>

    基于Logical Effort理論的全新IC設(shè)計(jì)方法

    本文分析了傳統(tǒng)IC設(shè)計(jì)流程存在的一些缺陷,并且提出了一種基于Logical Effort理論的全新IC設(shè)計(jì)方法
    發(fā)表于 03-12 11:55 ?2031次閱讀
    基于Logical Effort理論的全新<b class='flag-5'>IC</b>設(shè)計(jì)<b class='flag-5'>方法</b>

    傳統(tǒng)MEMS-IC 設(shè)計(jì)方法和驗(yàn)證的機(jī)構(gòu)化方法介紹

    伴隨著傳感技術(shù)在汽車和消費(fèi)電子產(chǎn)品的迅速普及,微機(jī)電系統(tǒng)(MEMS)在最近幾年已進(jìn)入主流。為了控制及信號(hào)調(diào)理,基于MEMS 的傳感器必然需要密切耦合的電子電路。電子電路要么獨(dú)立于MEMS,要么和MEMS 在一個(gè)裸片中嵌入到模擬/混合信號(hào)集成電路中。
    發(fā)表于 04-13 13:34 ?1336次閱讀
    傳統(tǒng)MEMS-<b class='flag-5'>IC</b> 設(shè)計(jì)<b class='flag-5'>方法</b>和驗(yàn)證的機(jī)構(gòu)化<b class='flag-5'>方法</b>介紹

    PCB電路設(shè)計(jì)代換IC的技巧與方法

    其代換原則是:代換IC的功能、性能指標(biāo)、封裝形式、引腳用途、引腳序號(hào)和間隔等幾方面均相同。其中IC的功能相同不僅指功能相同,還應(yīng)注意邏輯極性相同,即輸出輸入電平極性、電壓、電流幅度必須相同。性能指標(biāo)
    發(fā)表于 01-15 14:26 ?1212次閱讀

    ic設(shè)計(jì)是什么專業(yè)_IC設(shè)計(jì)的設(shè)計(jì)方法

    IC專業(yè)就是集成電路設(shè)計(jì)專業(yè)。集成電路設(shè)計(jì),是電子工程學(xué)和計(jì)算機(jī)zhi工程學(xué)的一個(gè)學(xué)科,其主要內(nèi)容是運(yùn)用專業(yè)的邏輯和電路設(shè)計(jì)技術(shù)設(shè)計(jì)集成電路(IC)。
    發(fā)表于 07-10 09:03 ?1.7w次閱讀

    簡(jiǎn)述進(jìn)行?IC設(shè)計(jì)的方法和設(shè)計(jì)流程

    IC設(shè)計(jì)是一門非常復(fù)雜的科學(xué),在IC生產(chǎn)流程中,IC芯片主要由專業(yè)IC設(shè)計(jì)公司進(jìn)行規(guī)劃、設(shè)計(jì),如聯(lián)發(fā)科、高通、Intel等國(guó)際知名大廠,都自行設(shè)計(jì)各自專精的
    發(fā)表于 07-19 08:58 ?2675次閱讀
    簡(jiǎn)述進(jìn)行?<b class='flag-5'>IC</b>設(shè)計(jì)的<b class='flag-5'>方法</b>和設(shè)計(jì)流程

    低功耗數(shù)字IC設(shè)計(jì)方法匯總及示例

    發(fā)表于 08-17 13:50 ?0次下載
    低功耗數(shù)字<b class='flag-5'>IC</b>設(shè)計(jì)<b class='flag-5'>方法</b>匯總及示例