本文主要來源為學(xué)堂在線《IC設(shè)計(jì)與方法》學(xué)習(xí)筆記
Quarus Ⅱ工具可以進(jìn)行PLD(可編程芯片)的設(shè)計(jì)。
Quarus Ⅱ工具的整體編譯過程包括邏輯綜合、布局布線、時(shí)序分析、I/O分析(個(gè)人理解芯片引腳的分析)等編譯子過程。
Quarus Ⅱ工具提供了如圖一右上角的工具條,設(shè)計(jì)人員可以直接點(diǎn)擊工具條第一個(gè)紫色的三角形按鈕完成整體編譯過程,也可通過點(diǎn)擊其他帶有紫色三角形的按鈕完成某一子過程的編譯。
對(duì)于簡(jiǎn)單的芯片設(shè)計(jì),設(shè)計(jì)人員可以點(diǎn)擊一個(gè)按鈕完成整體編譯過程。對(duì)于復(fù)雜的芯片設(shè)計(jì),邏輯綜合、布局布線、時(shí)序分析子過程可能需要花費(fèi)數(shù)小時(shí)到數(shù)天的時(shí)間。如果每次編譯都進(jìn)行整體編譯,會(huì)浪費(fèi)時(shí)間,所以復(fù)雜的芯片設(shè)計(jì)通常分步完成每個(gè)子過程的編譯。

圖一,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
設(shè)計(jì)人員需要關(guān)注Quarus Ⅱ工具提供的報(bào)告。
圖二左側(cè)中間帶有多個(gè)藍(lán)色進(jìn)度條的窗口會(huì)報(bào)告編譯過程是否百分之百正確,如果編譯有錯(cuò)誤,Quarus Ⅱ工具可能會(huì)在錯(cuò)誤處停滯。
圖二最靠下寫有綠色文字的窗口會(huì)報(bào)告編譯過程的一些相關(guān)信息,設(shè)計(jì)人員需要仔細(xì)檢查是否有error或warning,除非可以確認(rèn)warning對(duì)芯片設(shè)計(jì)沒有影響,否則設(shè)計(jì)人員需要排除所有的error或warning。

圖二,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
圖三是圖二右上角部分的放大,展示的是Quarus Ⅱ工具可以報(bào)告每一編譯子過程的相關(guān)信息,如邏輯綜合、時(shí)序分析、I/O分析等相關(guān)信息。

圖三,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
圖四是Quarus Ⅱ工具對(duì)芯片引腳資源使用(I/O分析)情況的報(bào)告,包括輸入引腳的信號(hào)、名稱、是否為特殊引腳等信息。

圖四,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
圖五展示了Quarus Ⅱ工具邏輯綜合(將芯片代碼設(shè)計(jì)轉(zhuǎn)化成電路設(shè)計(jì))相關(guān)設(shè)置界面,需要設(shè)計(jì)人員檢查的設(shè)置包括頂層樹狀結(jié)構(gòu)(Quarus Ⅱ工具會(huì)分析芯片設(shè)計(jì)的樹狀結(jié)構(gòu))、目標(biāo)器件的類型、設(shè)計(jì)文件和庫文件、代碼語法標(biāo)準(zhǔn)(確定語法標(biāo)準(zhǔn)采用的版本)、EDA(邏輯綜合所使用的平臺(tái))工具的選擇(Quarus Ⅱ工具內(nèi)嵌的工具或其他EDA工具)、時(shí)序分析設(shè)置、邏輯綜合操作設(shè)置、仿真工具設(shè)置。

圖五,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
Quarus Ⅱ工具可以提供多種邏輯綜合的方法,如智能綜合,智能綜合采用增量綜合方式,可以節(jié)省時(shí)間和磁盤空間。其他的邏輯綜合的方法還包括:節(jié)省綜合時(shí)間的綜合方法和使用更多磁盤空間的綜合方法(這兩種方法課程中未提及,根據(jù)圖六翻譯)。

圖六,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
上文提及的增量綜合通過只對(duì)電路修改部分進(jìn)行再次邏輯綜合,節(jié)省時(shí)間和磁盤空間。
如圖七所示,芯片頂層設(shè)計(jì)(TOP)包含設(shè)計(jì)A和B的連接方式,設(shè)計(jì)A、B的底層設(shè)計(jì)(具體設(shè)計(jì)內(nèi)容)分別包含于A、B中。若第一次邏輯綜合后,問題只出現(xiàn)在B的底層設(shè)計(jì)中,在修改出問題的設(shè)計(jì)后,軟件可以通過只對(duì)修改部分(個(gè)人理解:頂層設(shè)計(jì)部分和B的底層設(shè)計(jì)可能均發(fā)生修改,A的底層設(shè)計(jì)沒有修改)進(jìn)行邏輯綜合,以節(jié)省時(shí)間和磁盤空間。

圖七,圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》
-
IC設(shè)計(jì)
+關(guān)注
關(guān)注
38文章
1373瀏覽量
108330 -
編譯
+關(guān)注
關(guān)注
0文章
694瀏覽量
35192 -
可編程芯片
+關(guān)注
關(guān)注
0文章
57瀏覽量
19152
原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(28)——Quarus Ⅱ工具部分功能簡(jiǎn)介(上)
文章出處:【微信號(hào):行業(yè)學(xué)習(xí)與研究,微信公眾號(hào):行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
數(shù)字IC設(shè)計(jì):方法、技巧與實(shí)踐
一種基于Logical Effort理論的IC設(shè)計(jì)方法解析
增大三極管集電極電流Ic的方法
咨詢:增大三極管集電極電流Ic的方法
IC設(shè)計(jì)流程與方法是什么?
低功耗數(shù)字IC設(shè)計(jì)方法及示例
嵌入式SoC IC 的設(shè)計(jì)方法和流程
一種全新的深亞微米IC設(shè)計(jì)方法
基于Logical Effort理論的全新IC設(shè)計(jì)方法
傳統(tǒng)MEMS-IC 設(shè)計(jì)方法和驗(yàn)證的機(jī)構(gòu)化方法介紹
PCB電路設(shè)計(jì)代換IC的技巧與方法
ic設(shè)計(jì)是什么專業(yè)_IC設(shè)計(jì)的設(shè)計(jì)方法
簡(jiǎn)述進(jìn)行?IC設(shè)計(jì)的方法和設(shè)計(jì)流程
IC設(shè)計(jì)與方法
評(píng)論