8nm 射頻集成電路流程支持射頻集成電路設計過程的所有階段，包括建模、兼顧電磁影響的 RF 仿真和完整簽核驗證流程

該流程加速了射頻集成電路設計，有助于驅動廣泛的 5G 應用

中國上海，2022 年 10 月 17 日 —— 楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布，Samsung Foundry 已認證 8nm 射頻集成電路設計參考流程，以開發(fā) 6GHz 以下至毫米波（mmWave）應用的 5G 射頻集成電路。該流程采用先進的設計方法，具備獨特的功能，有助于提高生產力，提供全面的電氣分析并加快設計收斂，幫助客戶一次性成功設計出高質量的射頻集成電路。新流程將支持 Cadence 和 Samsung Foundry 的共同客戶滿足全球對 5G 客戶端設備日益增長的需求，包括智能手機和通信基礎設施設備，如蜂窩基站。

利用該設計流程，客戶可以針對使用三星 8nm RF 工藝技術設計的集成電路，快捷地對比電路前仿和識別設計時的電磁效應，并完成版圖寄生參數提取的后仿結果。該 8nm 射頻集成電路流程是三星最新推出的技術，進一步補充了其廣泛的 RF 解決方案產品組合。

Cadence 是業(yè)界公認的先進節(jié)點 RFIC 設計、版圖和驗證領域的領導者。Cadence Virtuoso RF Solution 基于經過硅驗證的仿真引擎，在時域和頻域范圍提供射頻分析。8nm 射頻集成電路設計參考流程中支持的 Cadence 產品包括：

Virtuoso ADE Product Suite

Spectre RF Simulator

Quantus Extraction Solution

Pegasus Physical Verification System

EMX Planar 3D solver

“在 Samsung Foundry，我們一直努力為客戶提供功能豐富的高性能技術和高效的設計流程，”三星電子代工設計技術團隊副總裁 Sang-Yoon Kim 說，“我們的技術與 Cadence 射頻集成電路工具流程相輔相成，為低功耗、高性能的射頻集成電路設計設定了新的標準，助力我們眾多的共同客戶開發(fā)出高質量的射頻集成電路?！?/span>

“Cadence 始終致力于推動先進節(jié)點集成電路設計的創(chuàng)新，在過去十年中，我們一直是工藝技術發(fā)展的關鍵推動者，”Cadence 公司高級副總裁兼定制 IC 與 PCB 事業(yè)部總經理 Tom Beckley 表示，“在射頻集成電路領域，我們也延續(xù)了這種技術創(chuàng)新和領導地位。Cadence 和三星有著共同的客戶，他們都在尋找創(chuàng)新的集成電路設計解決方案，以便設計和交付面向 5G 應用的新一代射頻集成電路?！?/p>