存儲(chǔ)器是集成電路領(lǐng)城的通用器件，其市場(chǎng)用量巨大，從類型上分為 ROM、EPROM、E2PROM、SRAM、 DRAM、FLASH 等。半導(dǎo)體存儲(chǔ)器具有極其復(fù)雜的高密度的結(jié)構(gòu)和高精密時(shí)序的功能。存儲(chǔ)器測(cè)試技術(shù)的演變是由故障模型的變化決定的，一旦確定了存儲(chǔ)器設(shè)計(jì)、制造技術(shù)的故障模型集合，就可以開(kāi)發(fā)適當(dāng)?shù)臏y(cè)試模式與策略。

存儲(chǔ)器的故障可分為永久性故障和暫時(shí)性故障。表中列出了可能發(fā)生的存儲(chǔ)器功能故障。

上表中列出的 16種故障可以歸并為4 類，即固定故障、轉(zhuǎn)換故障、地址故障和男合故障。存儲(chǔ)器測(cè)試主要采用一定的測(cè)試圖案來(lái)檢測(cè)相應(yīng)的故障，下表為目前行業(yè)內(nèi)主要采用的存儲(chǔ)器測(cè)試圖案與故障模型對(duì)應(yīng)關(guān)系表。

單獨(dú)的半導(dǎo)體存儲(chǔ)器可以利用存儲(chǔ)器專用測(cè)試設(shè)備進(jìn)行測(cè)試，該設(shè)備通常包含硬件算法圖形生成器 ( Algorithmnic Pattern Generator, APG),具有算術(shù)邏輯單元 （Arithmetic Logic Unit, AIU)，可以實(shí)時(shí)處理地址的運(yùn)算，并且根據(jù)算法實(shí)時(shí)生成相應(yīng)測(cè)試圖案。圖所示為半導(dǎo)體存儲(chǔ)器專用測(cè)試設(shè)備基本架構(gòu)。

由于嵌人式存儲(chǔ)器不易直接測(cè)試，目的主要采用內(nèi)建自測(cè)試（BIST）解決方案。存儲(chǔ)器 BIST 結(jié)構(gòu)為存儲(chǔ)器提供激勵(lì)、數(shù)據(jù)壓縮比較能力，通常內(nèi)建冗余分析（Built-In Redundancy Analysis, BIRA）模塊或內(nèi)建自修復(fù) （Built-In Self-Repair， BISR)模塊，可以將測(cè)試結(jié)果存儲(chǔ)到芯片上，并具備冗余修復(fù)功能。

由于半導(dǎo)體存儲(chǔ)器容量越來(lái)越大，測(cè)試時(shí)間越來(lái)越長(zhǎng)，導(dǎo)致測(cè)試成本居高不下。除BIST 內(nèi)部全速測(cè)試方案外，日前片外測(cè)試主要采用的是并行測(cè)試方案。據(jù)國(guó)際半導(dǎo)體技術(shù)路線圖組織公布，近年米 DRAM、Flash 產(chǎn)業(yè)化測(cè)試中已實(shí)現(xiàn)超過(guò) 256 個(gè)工位的并行測(cè)試。

審核編輯 ：李倩