Q:clock skew會(huì)影響時(shí)序違例嗎?
對(duì)于發(fā)送時(shí)鐘和接收時(shí)鐘是同一時(shí)鐘的單周期路徑,時(shí)鐘抖動(dòng)對(duì)建立時(shí)間有負(fù)面影響,但對(duì)保持時(shí)間沒有影響。
這一點(diǎn),在Vivado的時(shí)序報(bào)告中也可以看到。
如下圖所示,圖中左側(cè)為建立時(shí)間時(shí)序報(bào)告,可以看到Clock Uncertainty,而右側(cè)為保持時(shí)間時(shí)序報(bào)告,是沒有Clock Uncertainty。

但如果發(fā)送和接收是不同的時(shí)鐘,而且這兩個(gè)不是異步時(shí)鐘,那我們可采用多周期路徑進(jìn)行約束,這個(gè)時(shí)候,skew對(duì)建立和保持時(shí)間都是有影響的,也可以從時(shí)序報(bào)告中看出:

Q:定義一個(gè)parameter不指明位寬,工具在implemention時(shí)應(yīng)該是會(huì)自動(dòng)轉(zhuǎn)換成最小位寬么?
A:如果parameter沒定義位寬,vivado應(yīng)該會(huì)默認(rèn)為integer類型,parameter的參數(shù)應(yīng)該不會(huì)在implemention看到,在綜合之前就會(huì)把這些參數(shù)吃掉了。
Q:有什么好用的時(shí)序繪圖工具?
A:WaveDrom是一個(gè)免費(fèi)開源的在線數(shù)字時(shí)序圖渲染引擎。它可以使用JavaScript, HTML5和SVG來將時(shí)序圖的WaveJSON描述轉(zhuǎn)成SVG矢量圖形,從而進(jìn)行顯示。WaveDrom可以嵌入到任何網(wǎng)頁中。
下圖是WaveDrom畫出來的時(shí)序圖:
image-20230611175031176
Q:fpga + dac輸出波形,為何鋸齒波的時(shí)候,頻率稍微高一點(diǎn),幅度下降,正弦波卻不會(huì)下降?
A:這跟鋸齒波的頻譜有很大關(guān)系,如果我們畫一下鋸齒波的頻譜,會(huì)發(fā)現(xiàn)它的頻譜是很寬的,不像正弦波是單一的頻點(diǎn),所以當(dāng)鋸齒波信號(hào)帶寬超過DAC的帶寬時(shí),輸出的信號(hào)就會(huì)被削弱。
審核編輯:劉清
-
正弦波
+關(guān)注
關(guān)注
11文章
658瀏覽量
59039 -
SVG
+關(guān)注
關(guān)注
0文章
139瀏覽量
17404 -
時(shí)鐘信號(hào)
+關(guān)注
關(guān)注
4文章
507瀏覽量
30004 -
異步時(shí)鐘
+關(guān)注
關(guān)注
0文章
17瀏覽量
9573 -
Vivado
+關(guān)注
關(guān)注
19文章
857瀏覽量
71156
原文標(biāo)題:FPGA問答系列--clock skew是影響時(shí)序收斂嗎?
文章出處:【微信號(hào):傅里葉的貓,微信公眾號(hào):傅里葉的貓】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
進(jìn)行RTL代碼設(shè)計(jì)需要考慮時(shí)序收斂的問題
UltraFast設(shè)計(jì)方法時(shí)序收斂快捷參考指南
哪些因此會(huì)導(dǎo)致時(shí)鐘skew過大呢?FPGA中降低時(shí)鐘skew的幾種方法
FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂
如何減小clock skew?
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析
Skew Correction Using Delay Li
基于MCMM技術(shù)IC時(shí)序收斂的快速實(shí)現(xiàn)
時(shí)序分析之useful skew的作用分析
同步電路設(shè)計(jì)中CLOCK SKEW的分析說明
clock skew會(huì)影響時(shí)序收斂嗎?
評(píng)論