來源：半導(dǎo)體芯科技編譯

英特爾表示，它是業(yè)內(nèi)第一個在類似產(chǎn)品的測試芯片上實現(xiàn)背面供電的公司，實現(xiàn)了推動世界進(jìn)入下一個計算時代所需的性能。PowerVia 將于 2024 年上半年在英特爾 20A 工藝節(jié)點上推出，正是英特爾業(yè)界領(lǐng)先的背面供電解決方案。它通過將電源路由移動到晶圓的背面，解決了面積縮放中日益嚴(yán)重的互連瓶頸問題。

英特爾技術(shù)開發(fā)副總裁 Ben Sell 評論道：“PowerVia 是我們積極的'四年五節(jié)點'戰(zhàn)略的一個重要里程碑，也是我們在 2030 年實現(xiàn)一萬億個封裝晶體管的道路上的一個重要里程碑。使用試驗工藝節(jié)點和后續(xù)測試芯片，使我們能夠為領(lǐng)先的工藝節(jié)點的降低背面供電風(fēng)險，使英特爾在將背面供電推向市場方面領(lǐng)先于競爭對手?！?/p>

英特爾將PowerVia的開發(fā)與晶體管開發(fā)相分離，以確保其為基于英特爾20A和英特爾18A工藝節(jié)點的硅實施做好準(zhǔn)備。在與英特爾20A的RibbonFET集成之前，PowerVia在自己的內(nèi)部測試節(jié)點上進(jìn)行了測試，以調(diào)試和確保該技術(shù)的良好功能。經(jīng)過在硅測試芯片上的制造和測試，PowerVia被證實能夠非常有效地利用芯片資源，單元利用率超過90%，有助于晶體管大幅微縮，使芯片設(shè)計者能夠在其產(chǎn)品中實現(xiàn)性能和效率的提升。

英特爾在6月11日至16日在日本京都舉行的VLSI研討會上介紹這些發(fā)現(xiàn)。

英特爾認(rèn)為，PowerVia 遠(yuǎn)遠(yuǎn)領(lǐng)先于競爭對手的背面電源解決方案，為芯片設(shè)計人員（包括英特爾代工服務(wù) （IFS） 客戶）提供了一條更快的途徑，使其產(chǎn)品獲得寶貴的能源和性能提升。英特爾在引入業(yè)界最關(guān)鍵的新技術(shù)（如應(yīng)變硅、Hi-K 金屬柵極和 FinFET）方面有著悠久的歷史，以推動摩爾定律向前發(fā)展。隨著 PowerVia 和 RibbonFET 柵極全方位技術(shù)的推出，英特爾將繼續(xù)在芯片設(shè)計和工藝創(chuàng)新方面引領(lǐng)行業(yè)。

英特爾表示，PowerVia是第一個為芯片設(shè)計人員解決日益增長的互連瓶頸問題。包括人工智能和圖形在內(nèi)的激增的用例需要更小、更密集、更強大的晶體管來滿足不斷增長的計算需求。今天和過去幾十年，晶體管架構(gòu)內(nèi)的電源和信號線一直在爭奪相同的資源。通過將兩者分開，芯片可以提高性能和能源效率，并為客戶提供更好的結(jié)果。背面供電對于晶體管縮放至關(guān)重要，使芯片設(shè)計人員能夠在不犧牲資源的情況下提高晶體管密度，從而提供比以往更高的功率和性能。

英特爾 20A 和英特爾 18A 將同時推出 PowerVia 背面電源技術(shù)和RibbonFET全方位技術(shù)。作為一種為晶體管供電的全新方式，背面電源的實施給散熱和調(diào)試設(shè)計帶來了新的挑戰(zhàn)。

通過將PowerVia的開發(fā)與RibbonFET分離，英特爾可以迅速解決這些挑戰(zhàn)，以確保準(zhǔn)備好在基于英特爾20A和18A工藝節(jié)點的硅中實施。英特爾工程師開發(fā)了緩解技術(shù)，以防止熱量成為問題。調(diào)試小組也開發(fā)了新的技術(shù)，以確保新的設(shè)計結(jié)構(gòu)能夠被適當(dāng)?shù)叵e誤。因此，測試的實施提供了堅實的良率和可靠性指標(biāo)，同時在加入新的RibbonFET架構(gòu)之前就已經(jīng)展示了該技術(shù)的內(nèi)在價值主張。

在VLSI期間發(fā)表的第三篇論文中，英特爾技術(shù)專家Mauro Kobrinsky將解釋對部署PowerVia的更先進(jìn)方法的研究，例如在晶圓的正面或背面實現(xiàn)信號和供電。將PowerVia帶給領(lǐng)先的業(yè)界客戶，并在未來繼續(xù)創(chuàng)新，這與英特爾在不斷創(chuàng)新的同時率先將新的半導(dǎo)體創(chuàng)新推向市場的悠久歷史是一致的。