作者：泛林集團(tuán)公司副總裁兼電介質(zhì)原子層沉積產(chǎn)品總經(jīng)理 Aaron Fellis

隨著電子設(shè)備精密化，人們愈發(fā)要求半導(dǎo)體技術(shù)能以更低的成本實(shí)現(xiàn)更優(yōu)的性能和更大的容量。這些趨勢(shì)推動(dòng)了半導(dǎo)體技術(shù)的重大進(jìn)步，在過去十年中2D NAND逐漸過渡到3D NAND。

邏輯領(lǐng)域的3D過渡也已經(jīng)開始，F(xiàn)inFET（鰭式場(chǎng)效應(yīng)晶體管）技術(shù)讓位于全包圍柵極 (GAA) 晶體管和互補(bǔ)場(chǎng)效應(yīng)晶體管 (CFET) 架構(gòu)展示出極大優(yōu)勢(shì)。許多人期待著動(dòng)態(tài)隨機(jī)存儲(chǔ)器 (DRAM) 也能在未來跟進(jìn)。然而，在3D時(shí)代，半導(dǎo)體微縮非常困難：芯片制造商需應(yīng)對(duì)每一個(gè)新節(jié)點(diǎn)上不斷提升的復(fù)雜性，同時(shí)面臨兼顧提升晶體管密度和降低功耗的挑戰(zhàn)。

制造方法和技術(shù)的持續(xù)進(jìn)步對(duì)于實(shí)現(xiàn)并進(jìn)一步推動(dòng)下一代GAA晶體管、DRAM架構(gòu)和3D NAND器件（目前已包含200多層）的微縮至關(guān)重要。為了制造具有納米級(jí)精度和成本結(jié)構(gòu)合適的芯片，像泛林集團(tuán)這樣的晶圓制造設(shè)備商需要推動(dòng)等離子體物理學(xué)、材料工程和數(shù)據(jù)科學(xué)的發(fā)展邊界，以提供所需的設(shè)備解決方案。利用數(shù)據(jù)的力量是將這些技術(shù)投入生產(chǎn)的突破點(diǎn)。我們正在從我們的設(shè)備中收集更豐富的數(shù)據(jù)，并使用更先進(jìn)的數(shù)據(jù)科學(xué)技術(shù)將其轉(zhuǎn)化為可在數(shù)百萬個(gè)晶圓上重復(fù)的工藝。

半導(dǎo)體行業(yè)在應(yīng)對(duì)3D時(shí)代的挑戰(zhàn)時(shí)，有五個(gè)值得關(guān)注的潛在趨勢(shì)。

1.多功能工藝腔室將刻蝕和沉積更緊密地結(jié)合在一起以實(shí)現(xiàn)大批量生產(chǎn)

隨著薄膜變得更加復(fù)雜和精細(xì)，以及縱向和橫向填充和去除的要求增加，芯片制造工藝必須不斷發(fā)展，以經(jīng)濟(jì)可行的方式滿足一系列要求。在單個(gè)工藝腔室中實(shí)現(xiàn)多種功能可能是一個(gè)有效途徑，它需要整合不同的沉積或刻蝕技術(shù)來處理3D結(jié)構(gòu)的需求，甚至需要同時(shí)整合沉積和刻蝕技術(shù)，以更好地覆蓋3D外形和原位修復(fù)工藝。在最具挑戰(zhàn)性的大批量生產(chǎn)中，這個(gè)方法或許可以加速可靠薄膜的創(chuàng)建。

2. 更先進(jìn)的邏輯芯片需要更先進(jìn)的互連金屬

鎢和氧化鎢已經(jīng)開始在一些邏輯互連中取代大馬士革銅。隨著3D時(shí)代的微縮持續(xù)，晶圓制造技術(shù)正在擴(kuò)展常用金屬的邊界，以降低電阻和功耗，并減少信號(hào)損失。為了后端的應(yīng)用，人們也在不斷探索鉬等替代金屬。

3. 小芯片集成將推進(jìn)微縮以延續(xù)摩爾定律

隨著硅的微縮成本越來越高，在技術(shù)節(jié)點(diǎn)間保持和以前一樣的開發(fā)時(shí)間也變得更具有挑戰(zhàn)性。芯片制造商正在采用基于小芯片的解決方案，以實(shí)現(xiàn)硅以外的微縮。封裝在推進(jìn)系統(tǒng)級(jí)封裝集成和延續(xù)摩爾定律方面起著重要作用。

硅通孔刻蝕和電鍍解決方案在先進(jìn)封裝解決方案的高深寬比集成中至關(guān)重要。為了滿足下一級(jí)互連的要求，也需要新的基于基板的方法。泛林集團(tuán)通過對(duì)SEMSYSCO的收購(gòu)，擴(kuò)大了集團(tuán)封裝產(chǎn)品的組合，為小芯片間或小芯片和基板間的異構(gòu)集成帶來了創(chuàng)新的清潔和電鍍技術(shù)。

4. 數(shù)據(jù)洞察將提高運(yùn)營(yíng)效率

基于人工智能的預(yù)測(cè)性建模技術(shù)正在加快產(chǎn)品的研發(fā)，并使芯片制造商能夠更快地進(jìn)入制造階段，同時(shí)為設(shè)備和工藝開發(fā)商帶來新的洞察和更高的效率。數(shù)據(jù)也日漸成為制造工藝中的關(guān)鍵資源。腔室內(nèi)的傳感器可以監(jiān)測(cè)設(shè)備的一致性并幫助快速檢測(cè)問題。例如，泛林集團(tuán)開創(chuàng)性的自感知Sense.i?平臺(tái)能將數(shù)據(jù)智能與先進(jìn)的等離子體刻蝕技術(shù)結(jié)合在一個(gè)緊湊的高密度架構(gòu)中，以提供高生產(chǎn)率的工藝性能。

在泛林集團(tuán)Equipment Intelligence?（設(shè)備智能）技術(shù)的支持下，Sense.i平臺(tái)能提供繼續(xù)推進(jìn)均勻性和刻蝕輪廓控制所需的關(guān)鍵刻蝕技術(shù)，以實(shí)現(xiàn)良率最優(yōu)化并降低晶圓成本。Sense.i使半導(dǎo)體制造商能夠捕捉并分析數(shù)據(jù)，包括圖形識(shí)別，并指定改進(jìn)措施。Sense.i還具有自主校準(zhǔn)和維護(hù)功能，可減少停機(jī)和勞動(dòng)力成本，同時(shí)提供機(jī)器學(xué)習(xí)算法，使設(shè)備能夠自適應(yīng)、以最大限度減少工藝變化并提高晶圓產(chǎn)量。

5. 可持續(xù)的創(chuàng)新將帶來用料更少的高性能芯片

正如泛林集團(tuán)在2021年所提出的目標(biāo)：到2030年100%使用可再生能源，到2050年實(shí)現(xiàn)零碳排放，以及2022年SEMI全球半導(dǎo)體氣候聯(lián)盟的成立所表明的那樣，人們?cè)絹碓疥P(guān)注可持續(xù)發(fā)展。許多芯片制造商正在尋找制造設(shè)備和技術(shù)，在提供合適的性能和成本結(jié)構(gòu)的同時(shí)，支持其實(shí)現(xiàn)降低功耗和減少用料的長(zhǎng)期目標(biāo)。

結(jié)論

精密的電子設(shè)備需要日益先進(jìn)的半導(dǎo)體技術(shù)，其不斷增長(zhǎng)正挑戰(zhàn)著晶圓制造設(shè)備商和芯片制造商在3D時(shí)代不斷創(chuàng)新現(xiàn)有的方法和材料。持續(xù)的合作、創(chuàng)新和新的突破需要采用新的方法并利用豐富的數(shù)據(jù)，將會(huì)是推動(dòng)進(jìn)步和可持續(xù)制造以實(shí)現(xiàn)前沿技術(shù)的關(guān)鍵。

本文轉(zhuǎn)載自： 泛林集團(tuán)微信公眾號(hào)

審核編輯 黃宇