近日，芯礪智能與燧原科技聯(lián)手推出了基于Chiplet定制化NPU的高效協(xié)同運算架構，這項成果顯著提升了多個精巧芯片（Chiplet）內(nèi)眾多NPU運算單元之間的協(xié)同工作效率，有助于推動AI算力向著更高性能、更低成本以及更加易于擴展的趨勢邁進，有力地推動算力基礎設施的構建。

伴隨著AI大模型時代的來臨，全球算力需求呈現(xiàn)出旺盛增長態(tài)勢。在摩爾定律放緩背景下，傳統(tǒng)單一芯片模式已無法準確應對日益復雜多元的算法和應用需求。而高性能的Chiplet芯片作為解決此難題的關鍵方案正逐漸成為主流選擇。然而，如何使兩個及更多的算力單元達成至線性算力疊加的極致效果，始終是業(yè)界面臨的重大挑戰(zhàn)。

本次財經(jīng)新聞中提到的燧原科技與芯礪智能的合作研發(fā)項目，是雙方團隊長期積累的技術碩果和緊密協(xié)作的產(chǎn)物。他們共同開發(fā)的這套全新NPU協(xié)同運算架構，建立在芯礪智能超低延遲（《5ns）的專利Chiplet D2D互連技術之上，成功填補了跨Die數(shù)據(jù)傳輸導致的性能損失。此外，結(jié)合芯礪智能獨特的模型切割及優(yōu)化技術，實現(xiàn)在跨Die算力單元NPU上的復雜大型網(wǎng)絡部署，進而確保了高效的運算效率。

經(jīng)過工程團隊在FPGA原型平臺上的反復測試驗證，他們發(fā)現(xiàn)Resnet50等常見算法在雙FPGA機組與單FPGA組相比，聯(lián)合運的效率提升達到驚人的1.936倍，基本達到預期的線性疊加效果。

對此，燧原科技首席運營官張亞林表示，基于Chiplet的NPU協(xié)同運算架構具有極高的實用價值，它是我們關注的重點方向之一，也是我們基于人工智能算力基礎設施建設的一次重大嘗試與突破。通過與芯礪智能的深度合作，我們成功展示了如何運用這種新的算力擴展方式來更好地適應超大規(guī)模數(shù)據(jù)中心對于性能與功能的持續(xù)提升需求。展望未來，我們期待能夠繼續(xù)深化與芯礪智能的合作關系，共同為中國算力底座的建設添磚加瓦。

尤其值得一提的是，芯礪智能首席執(zhí)行官張宏宇透露，該公司推出的首款基于Chiplet的高效NPU協(xié)同運算架構為其Chiplet D2D互連IP技術的又一重要突破。他深感欣慰的是，本次與燧原科技攜手推出NPU協(xié)同運算架構，更進一步強化了兩家企業(yè)的戰(zhàn)略合作伙伴關系。未來，芯礪智能將繼續(xù)積極響應并配合燧原的算力普惠戰(zhàn)略，大力推進算力基礎設施的搭建進程。同時，這種新型的協(xié)同運算架構也表明，芯礪智能具備向邊緣端應用場景提供多種可擴展AI算力的堅實實力，進一步堅定了芯礪智能構建人工智能時代算力基礎設施，致力于提供人人共享可用算力的宏愿。