91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal自適應(yīng)SoC GTM如何用XSIM仿真和觀察PAM4信號

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2024-11-22 13:49 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師Cheng Zhang

PAM4(4-Level Pulse Amplitude Modulation) 的全稱是四電平脈沖幅度調(diào)制,通過種不同的電平進(jìn)行信號傳輸,每個電平幅度分別對應(yīng) 00、01、10 和11。每個周期可以傳輸兩個 Bit 的信息,相比傳統(tǒng)的 NRZ 模式,信號傳輸速率相當(dāng)于原來的兩倍,當(dāng)前主流的 400G 光模塊廣泛采用 PAM4 技術(shù)。AMD Versal自適應(yīng) SoC 的 GTM 支持 PAM4 電平,本文將介紹如何使用 GTM 仿真和觀察 PAM4 信號。

新建 GTM Example Design:

1. 點(diǎn)擊 AMD VivadoDesign Tool 左側(cè)導(dǎo)航欄 Create Block Design 新建 BD文件。

2. 在 BD的空白處右擊,選擇 Add IP,在彈出的對話框種選擇 Versal ACAPs Transceivers Wizard。

3. 配置 Transceiver Wizard。

Transceiver Type 選擇 GTM。

Transceiver Configs Protocol 頁面可以選擇多種 Preset 的模板,這里選擇 GTM:(PAM4) Ethernet 53G,其余保持默認(rèn)。

c59f769a-a278-11ef-93f3-92fbcf53809c.png

4. 右擊 IP 選擇 Open IP Example Design。

運(yùn)行行為仿真

1. 在 Settings 頁面的 Simulation 菜單中加入命令 -d SIM_SPEED_UP 可加速仿真結(jié)束的時間,如下圖所示:

c5ba2918-a278-11ef-93f3-92fbcf53809c.png

2. 單擊 Run Simulation 進(jìn)入到仿真界面,并且全速運(yùn)行直到仿真結(jié)束。

TestBench 代碼分析

1.進(jìn)入到仿真界面以后,首先會看到 GT_Serial_TX_rxp/n 和 GT_Serial_RX_rxp/n 都處于高阻(High-Z)狀態(tài),這是因為外部的端口信號只支持 0 和 1 兩種狀態(tài),而 PAM4 信號有 0,1,2,3 四種狀態(tài),端口上無法顯示出 4 種電平狀態(tài)所導(dǎo)致。

c5c5e366-a278-11ef-93f3-92fbcf53809c.png

2. 為了解決這個問題,需要把端口等效成 Integer。以 GTM Ch0 為例,在 Testbench 里面定義了兩個 Integer 類型的信號名:gtm_ch0_p/n。

3. Testbench 中通過以下方式對信號賦值:

c5d75e5c-a278-11ef-93f3-92fbcf53809c.png

通過這個路徑可以看到,在 GTM 的 Quad 中已經(jīng)對 TXP/N 定義了一個 Integer,通過 Force 的方式直接把 Integer 賦值到 gtm_ch0_p/n,再賦值給底層 GTM 的 CH0_GTMRXP/N_integer,從而模擬外部回環(huán)。

4. 因此,需要在 Watch 窗口中觀察 gtm_ch0_p/n 或者底層的 CH0_GTMTXP/N_integer 和 CH0_GTMRXP/N_integer。

5. 對信號名右擊,在彈出的 Waveform Style 中選擇 Analog,然后在 Analog Settings 中把 Interpolation Style 設(shè)置為 Hold。這樣就可以更加直觀的查看 PAM4 信號的變化。

c5f1daca-a278-11ef-93f3-92fbcf53809c.png

6. 當(dāng) Versal GTM 模式設(shè)置為 NRZ 時,也需要同樣觀察相關(guān)的 Integer 信號。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5682

    瀏覽量

    139912
  • 仿真
    +關(guān)注

    關(guān)注

    54

    文章

    4479

    瀏覽量

    138208
  • 信號
    +關(guān)注

    關(guān)注

    12

    文章

    2913

    瀏覽量

    80105
  • pam4
    +關(guān)注

    關(guān)注

    2

    文章

    38

    瀏覽量

    14890
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    173

    瀏覽量

    8466

原文標(biāo)題:開發(fā)者分享|AMD Versal? 自適應(yīng) SoC GTM 如何用 XSIM 仿真和觀察 PAM4 信號

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例

    在任意設(shè)計流程中,仿真都是不可或缺的關(guān)鍵組成部分。它允許用戶在無任何物理硬件的情況下對硬件系統(tǒng)進(jìn)行確認(rèn)。這篇簡短的博客將介紹如何使用 QEMU + 協(xié)同仿真來對 AMD Versal
    的頭像 發(fā)表于 08-06 17:21 ?1988次閱讀
    在<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>上使用QEMU+協(xié)同<b class='flag-5'>仿真</b>示例

    使用Aurora 6466b協(xié)議實現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對接

    在本博客中,我們將介紹使用 Aurora 6466b 協(xié)議實現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC
    的頭像 發(fā)表于 01-13 14:04 ?3318次閱讀
    使用Aurora 6466b協(xié)議實現(xiàn)<b class='flag-5'>AMD</b> UltraScale+ FPGA與<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>的對接

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹,以及Versal 芯片開發(fā)流程的簡介
    的頭像 發(fā)表于 03-07 16:03 ?2749次閱讀
    【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應(yīng)</b>計算加速平臺之 <b class='flag-5'>Versal</b> 介紹(2)

    PAM4 PRBS測試簡介

    本文為 AMD Versal 自適應(yīng) SoC 器件和 AMD UltraScale Plus 的 PAM
    的頭像 發(fā)表于 01-15 10:55 ?3261次閱讀
    <b class='flag-5'>PAM4</b> PRBS測試簡介

    AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理

    本文提供有關(guān) AMD Versal 自適應(yīng) SoC 內(nèi)置自校準(zhǔn) (BISC) 工作方式的詳細(xì)信息。此外還詳述了 Versal 的異步模式及其
    的頭像 發(fā)表于 10-21 08:18 ?4159次閱讀

    PAM4和NRZ信號的區(qū)別是什么

    PAM4和NRZ信號的區(qū)別是什么PAM4測試信號是怎么產(chǎn)生的?
    發(fā)表于 03-11 07:46

    關(guān)于NRZ與PAM4信號差異

    )后的熱門信號傳輸技術(shù),也是多階調(diào)制技術(shù)的代表,當(dāng)前已被廣泛應(yīng)用在高速信號互連領(lǐng)域。NRZ和PAM4信號典型波形如下圖所示。其中,右側(cè)為NRZ和PA
    的頭像 發(fā)表于 07-02 14:40 ?3.7w次閱讀

    Versal 自適應(yīng)SoC設(shè)計指南

    電子發(fā)燒友網(wǎng)站提供《Versal 自適應(yīng)SoC設(shè)計指南.pdf》資料免費(fèi)下載
    發(fā)表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計指南

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>系統(tǒng)集成和 確認(rèn)方法指南

    AMD率先推出符合DisplayPort? 2.1 8K視頻標(biāo)準(zhǔn)的FPGA和自適應(yīng)SoC

    AMD UltraScale+ FPGA 和 AMD Versal 自適應(yīng) SoC 產(chǎn)品系列已率先成為業(yè)界符合 VESA DisplayPo
    的頭像 發(fā)表于 01-24 09:18 ?1311次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。
    的頭像 發(fā)表于 09-18 10:07 ?2753次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> CPM5 QDMA的Tandem PCIe啟動流程介紹

    AMD Versal自適應(yīng)SoC DDRMC如何使用Micron仿真模型進(jìn)行仿真

    AMD Versal 自適應(yīng) SoC 器件上 DDR4 硬核控制器 DDRMC 跑仿真時,按照
    的頭像 發(fā)表于 01-10 13:33 ?1597次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b> DDRMC如何使用Micron<b class='flag-5'>仿真</b>模型進(jìn)行<b class='flag-5'>仿真</b>

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-17 10:09 ?1402次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-23 09:33 ?1609次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計基線策略

    您是否準(zhǔn)備將設(shè)計遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟
    的頭像 發(fā)表于 06-04 11:40 ?773次閱讀