91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado中DDRX控制器(mig)ip核配置中關(guān)于命令序號(hào)選擇和地址映射說明

FPGA技術(shù)江湖 ? 來源:FPGA技術(shù)江湖 ? 2024-11-27 09:30 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇主要討論Vivado中DDRX控制器(mig)ip核配置中關(guān)于命令序號(hào)選擇和地址映射說明(一)

利用Xilinx 7系列FPGA開發(fā)時(shí),經(jīng)常需要驅(qū)動(dòng)外部存儲(chǔ)器--DDRX。Xilinx提供了mig(存儲(chǔ)器接口生成器)這個(gè)ip用以驅(qū)動(dòng)外部存儲(chǔ)器。

502d1754-a3af-11ef-93f3-92fbcf53809c.png

在配置中有一項(xiàng)命令序號(hào)模式的選擇:

503f3bfa-a3af-11ef-93f3-92fbcf53809c.png

mig這個(gè)ip可以接收多個(gè)命令(在第一個(gè)命令還沒有執(zhí)行時(shí),就可以接收后續(xù)的幾個(gè)命令。并不是接收一個(gè)命令,執(zhí)行完后才可以接收下一個(gè)命令)。

上述選擇兩個(gè)模式的區(qū)別為:

正常模式允許存儲(chǔ)器控制器重新編序收到的命令的順序,以或者更高的性能(例:收到的命令順序?yàn)锳1,A2,A3,但是發(fā)現(xiàn)按照A1,A3,A2的順序執(zhí)行,不妨礙功能,并且擁有更高的性能)。

嚴(yán)格模式強(qiáng)制要求控制器按照收到的命令順序去執(zhí)行。

在配置時(shí),還有一項(xiàng)地址映射模式選擇:

50431928-a3af-11ef-93f3-92fbcf53809c.png

DDRXSDRAM是一種按照M行,N列湊成一個(gè)片(BANK),然后多個(gè)片構(gòu)成的一個(gè)存儲(chǔ)器。在使用時(shí)需要提供BANK地址,行地址,列地址,才能夠指定對(duì)應(yīng)的訪問位置(特別注意:每個(gè)位置存儲(chǔ)一個(gè)字(需要看存儲(chǔ)器的寬度),并不是一個(gè)字節(jié)(8個(gè)bit))。

504e7f34-a3af-11ef-93f3-92fbcf53809c.png

注:此圖為SDR SDRAM的內(nèi)部結(jié)構(gòu)圖,只為方便理解。

在使用mig時(shí),我們需要提供一個(gè)地址,那么這個(gè)地址的各個(gè)位對(duì)應(yīng)的DDRX SDRAM的bank地址,行地址,列地址的模式是按照上述選擇的。

例:(不考慮RANK地址),假設(shè)行地址13位,列地址10位,BANK地址3位,無論我們選擇哪一種模式,我們的地址都是給一個(gè)26位的地址。如果選擇ROW,BANK,COL的模式,那么地址的25:13位會(huì)給到行地址,12:10會(huì)給到BANK地址,9:0會(huì)給到列地址。如果選擇BANK,ROW,COL的模式,那么地址的25:23位會(huì)給到BANK地址,22:10會(huì)給到行地址,9:0會(huì)給到列地址。

那么這兩個(gè)地方我們應(yīng)該選擇哪個(gè)呢?

這個(gè)和內(nèi)部結(jié)構(gòu)以及工作原理有關(guān)系,并且也和我們平時(shí)使用的方式 有一定的關(guān)系。

內(nèi)部結(jié)構(gòu)在上述已經(jīng)簡單的敘述過了,下面簡述一下工作原理:

在訪問時(shí),我們首先需要激活訪問地址對(duì)應(yīng)的BANK里面的對(duì)應(yīng)的那一行,然后才可以進(jìn)行讀寫。

下面給出SDRAM中的幾個(gè)特性:

· 在SDRAM中某一行激活了,是需要關(guān)閉的(有時(shí)間的限制)。

·在SDRAM中如果第二個(gè)操作和第一個(gè)操作是同一個(gè)bank,同一行,那么第一個(gè)操作完成后,可以不關(guān)閉此行,第二個(gè)操作也不用激活,此時(shí)提高了訪問效率。

50629604-a3af-11ef-93f3-92fbcf53809c.png

. 在SDRAM中同一個(gè)BANK只能激活一行。例:如果第二個(gè)操作和第一個(gè)操作是同一個(gè)bank,但是不同行,那么就只能將第一個(gè)操作的行關(guān)閉,然后再將第二個(gè)行激活。

506ff09c-a3af-11ef-93f3-92fbcf53809c.png

. 在SDRAM中,不同的BANK是可以同時(shí)激活使用者想要訪問的行。例:如果第二個(gè)操作和第一個(gè)操作不在同一個(gè)bank,那么就可以在關(guān)閉第一個(gè)操作對(duì)應(yīng)的bank的同時(shí),激活第二個(gè)操作對(duì)應(yīng)的BANK,那么此時(shí)相當(dāng)于節(jié)省了一段時(shí)間,提高了訪問的效率。

507a58a2-a3af-11ef-93f3-92fbcf53809c.png

知道了這幾個(gè)特性,我們來考慮上述的兩個(gè)選擇項(xiàng)的問題:

首先考慮命令是否允許重新編號(hào);假設(shè)第一個(gè)操作為BANK A,ROW A,第二個(gè)操作為BANK A, ROW B, 第三個(gè)操作為BANK A, ROW A。如果按照嚴(yán)格順序執(zhí)行,那么只能夠進(jìn)行激活、操作一,關(guān)閉,激活、操作二、關(guān)閉、激活、操作三、關(guān)閉。共需要九步完成所有的命令。如果把操作二和操作三對(duì)調(diào),那么將執(zhí)行激活、操作一、操作三、關(guān)閉、激活、操作二、關(guān)閉。共需要七步即可完成,提高了一定的效率,所以此選項(xiàng)建議選擇正常模式。

下面考慮地址映射的選項(xiàng):

這個(gè)需要考慮一個(gè)使用者的方式:一般我們使用時(shí),是一段連續(xù)的地址;例:0到10000。

如果選擇BANK,ROW,COL的模式,就是利用第一個(gè)bank的第一行,然后第二行,第三行,········, 直到第一個(gè)bank利用完畢,才可以利用下一個(gè)bank。

如果選擇ROW,BANK,COL的模式,就是利用第一個(gè)bank的第一行,完事后,利用第二個(gè)bank的第一行,然后是第三個(gè)bank的第一行····直到所有的bank的第一行全部利用完事后,才會(huì)利用第二行。

那么在當(dāng)一行利用完畢時(shí),BANK,ROW,COL的模式下一個(gè)用的是第二行就必須等第一行關(guān)閉后,才可以激活第二行。如果選擇ROW,BANK,COL的模式下一個(gè)用的是其他的bank的行,所以不需要等待關(guān)閉就可以激活,相當(dāng)于節(jié)省了一段時(shí)間,提高了訪問效率。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22423

    瀏覽量

    636691
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17800

    瀏覽量

    193556
  • 地址映射
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    2239

原文標(biāo)題:Vivado中DDRX控制器(mig)ip核配置中關(guān)于命令序號(hào)選擇和地址映射說明(一)

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    VivadoIP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?225次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>IP</b>核被鎖定的解決辦法

    內(nèi)核配置項(xiàng)引發(fā)網(wǎng)絡(luò)性能下降的深度剖析

    在嵌入式系統(tǒng)開發(fā),內(nèi)核配置對(duì)系統(tǒng)性能起著關(guān)鍵作用。近期在對(duì)基于 Rockchip 平臺(tái)的 Linux 內(nèi)核配置調(diào)試時(shí),發(fā)現(xiàn)三個(gè)內(nèi)核跟蹤配置
    的頭像 發(fā)表于 02-01 16:48 ?1689次閱讀
    內(nèi)<b class='flag-5'>核配置</b>項(xiàng)引發(fā)網(wǎng)絡(luò)性能下降的深度剖析

    DDRX SDRAM的預(yù)取技術(shù)說明

    DDRX SDRAM外部接口數(shù)據(jù)傳輸率需要不斷提高(從DDR到DDR5),內(nèi)存芯片內(nèi)部的DRAM存儲(chǔ)單元(電容陣列)的物理訪問速度有上限,無法隨著接口速度的線性增長。
    的頭像 發(fā)表于 01-13 11:39 ?1598次閱讀
    <b class='flag-5'>DDRX</b> SDRAM<b class='flag-5'>中</b>的預(yù)取技術(shù)<b class='flag-5'>說明</b>

    利用蜂鳥E203搭建SoC【4】——DDR200T內(nèi)存擴(kuò)展

    由于FPGA內(nèi)部存儲(chǔ)資源有限,很多時(shí)候不能滿足需求,因此可以利用DDR對(duì)系統(tǒng)進(jìn)行存儲(chǔ)擴(kuò)展。由于DDR3內(nèi)部控制十分復(fù)雜,因此可以基于AXI總線,利用Vivado提供的MIG IP對(duì)DD
    發(fā)表于 10-29 07:16

    DDR存儲(chǔ)拓展教程

    文件夾內(nèi),打開文件夾。閱讀readme說明文檔,我們能夠知道,原作者采用了vivado MIG IP控制開發(fā)板上的DDR3,由于芯來科技的
    發(fā)表于 10-28 07:25

    E203分享之DDR擴(kuò)展方案實(shí)施流程(

    綜合時(shí)不需要,直接注釋掉),并在design source添加ddr3_model.sv和ddr3_model_parameters.vh文件。 在IP Source右鍵點(diǎn)擊mig
    發(fā)表于 10-24 07:25

    Vivado浮點(diǎn)數(shù)IP核的一些設(shè)置注意點(diǎn)

    Vivado浮點(diǎn)數(shù)IP核的一些設(shè)置注意點(diǎn) 我們?cè)?b class='flag-5'>vivado2018.3使用了Floating-point(7.1)IP核,可以自定義其
    發(fā)表于 10-24 06:25

    基于FPGA的DDR控制器設(shè)計(jì)

    可以在Xilinx公司MIG(Memory Interface Generators)IP核的基礎(chǔ)上設(shè)計(jì)得到的。IG IP核是Xilinx公司針對(duì)DDR存儲(chǔ)開發(fā)的
    發(fā)表于 10-21 14:30

    FPGA搭建DDR控制模塊

    公司MIG(Memory Interface Generators)IP核的基礎(chǔ)上設(shè)計(jì)得到的。IG IP核是Xilinx公司針對(duì)DDR存儲(chǔ)開發(fā)的I
    發(fā)表于 10-21 10:40

    用FPGA實(shí)現(xiàn)DDR控制模塊介紹

    Xilinx公司MIG(Memory Interface Generators)IP核的基礎(chǔ)上設(shè)計(jì)得到的。IG IP核是Xilinx公司針對(duì)DDR存儲(chǔ)開發(fā)的
    發(fā)表于 10-21 08:43

    PCB過孔STUB對(duì)DDRX地址信號(hào)的影響

    最近直播的時(shí)候大家都在問過孔stub對(duì)DDRx信號(hào)的影響,到底要不要背鉆,今天我們就來看看!
    的頭像 發(fā)表于 09-04 10:48 ?675次閱讀
    PCB過孔STUB對(duì)<b class='flag-5'>DDRX</b><b class='flag-5'>地址</b>信號(hào)的影響

    Zynq-7000 SoC與7系列設(shè)備內(nèi)存接口解決方案數(shù)據(jù)手冊(cè)

    技術(shù)手冊(cè),適用于使用LogiCORE IP核(如DDR3/DDR2 SDRAM、RLDRAM II、QDRII+)進(jìn)行存儲(chǔ)接口設(shè)計(jì)26。核心功能:IP核配置與時(shí)序:詳細(xì)
    發(fā)表于 07-28 16:17 ?3次下載

    強(qiáng)實(shí)時(shí)運(yùn)動(dòng)控制內(nèi)核MotionRT750(一):驅(qū)動(dòng)安裝、內(nèi)核配置與使用

    強(qiáng)實(shí)時(shí)運(yùn)動(dòng)控制內(nèi)核MotionRT750的驅(qū)動(dòng)安裝與內(nèi)核配置
    的頭像 發(fā)表于 07-03 15:48 ?3697次閱讀
    強(qiáng)實(shí)時(shí)運(yùn)動(dòng)<b class='flag-5'>控制</b>內(nèi)核MotionRT750(一):驅(qū)動(dòng)安裝、內(nèi)<b class='flag-5'>核配置</b>與使用

    EtherNet IP轉(zhuǎn)Profinet網(wǎng)關(guān)連接FANUC機(jī)器人配置指南(PROFIENT組態(tài)篇)

    據(jù)緩沖區(qū),確保與PLC和機(jī)器人網(wǎng)絡(luò)的兼容性。最后,通過數(shù)據(jù)映射配置界面,將PLC的輸出區(qū)映射至EtherNet/IP的輸入寄存,反之亦然,
    的頭像 發(fā)表于 05-18 14:43 ?1009次閱讀
    EtherNet <b class='flag-5'>IP</b>轉(zhuǎn)Profinet網(wǎng)關(guān)連接FANUC機(jī)器人<b class='flag-5'>配置</b>指南(PROFIENT組態(tài)篇)

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    轉(zhuǎn)換為控制器內(nèi)部信號(hào)(addr、en、data_out)。命令執(zhí)行結(jié)束后,完成信息通過AXI PCIe IP模塊的AXI4接口傳輸至完成信息解析模塊。這個(gè)過程需要通過AXI4寫轉(zhuǎn)換模塊將讀地址
    發(fā)表于 05-10 14:33