91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Vitis Unified Software Platform 2024.2發(fā)布

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2024-11-27 15:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。

系統(tǒng)架構(gòu)師和開發(fā)人員可以借助新版本進(jìn)一步提升其設(shè)計(jì)開發(fā)流程,同時(shí)提高整體系統(tǒng)性能。此外,該版本還為使用 AMD Versal AI 引擎開發(fā)高性能 DSP 應(yīng)用改進(jìn)了設(shè)計(jì)環(huán)境。

版本亮點(diǎn)

增強(qiáng)了基于 Versal AI 引擎的 DSP 設(shè)計(jì)的功能

使用 Vitis Analyzer 估算延遲和吞吐量

使用 Vitis Analyzer 標(biāo)記不可用的 PLIO

AI 引擎設(shè)計(jì)的快速原型設(shè)計(jì)

使用 Vitis Analyzer 報(bào)告堆棧和程序內(nèi)存

適用于 Versal AI 引擎的全新增強(qiáng)型 Vitis 庫函數(shù)

適用于 AIE 和 AIE-ML 的性能增強(qiáng)型 TDM FIR 濾波函數(shù)

2D IFFT – 通過AIE + PL 分區(qū)以實(shí)現(xiàn)高性能

增強(qiáng) Vitis Model Composer 的 AI Engine DSP 設(shè)計(jì)功能

適用于 AIE 和 AIE-ML 的混合基數(shù) FFT 和 TDM FIR

簡化了從 Vitis Model Composer 導(dǎo)出 Vitis 子系統(tǒng)(AI Engine + PL)的功能

Vitis IDE(新 GUI)中的新易用功能

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5687

    瀏覽量

    140011
  • AI
    AI
    +關(guān)注

    關(guān)注

    91

    文章

    39833

    瀏覽量

    301505
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    175

    瀏覽量

    8479

原文標(biāo)題:AMD Vitis? Unified Software Platform 2024.2 現(xiàn)已推出!

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表(下)

    有多種受支持的方式可用于燒錄 eMMC 器件,包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
    的頭像 發(fā)表于 03-09 10:27 ?1002次閱讀
    <b class='flag-5'>AMD</b> Versal自適應(yīng)SoC中eMMC燒錄/啟動(dòng)調(diào)試檢查表(下)

    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.10.1發(fā)布

    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.10.1發(fā)布
    的頭像 發(fā)表于 12-26 08:33 ?888次閱讀
    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.10.1<b class='flag-5'>發(fā)布</b>

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.2版本發(fā)布

    AMD Vitis統(tǒng)一軟件平臺(tái) 2025.2 版現(xiàn)已推出,此版本為使用 AMD Versal AI Engine 的高性能 DSP 應(yīng)用提供了更出色的設(shè)計(jì)環(huán)境,還增強(qiáng)了仿真功能以加快復(fù)雜設(shè)計(jì)。
    的頭像 發(fā)表于 12-12 15:06 ?663次閱讀

    AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布

    AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布,新增對(duì) AMD Versal 自適應(yīng) SoC 的設(shè)計(jì)支持,包含新器件支持、QoR 功能及易用性增強(qiáng)。
    的頭像 發(fā)表于 12-09 15:11 ?966次閱讀

    如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

    您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護(hù)來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對(duì) SDT 進(jìn)行操作,以便在
    的頭像 發(fā)表于 11-18 11:13 ?3130次閱讀
    如何在<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> IDE中使用系統(tǒng)設(shè)備樹

    AMD Vitis AI 5.1測(cè)試版現(xiàn)已開放下載

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元( NPU )的支持。Vitis
    的頭像 發(fā)表于 11-08 09:24 ?1313次閱讀

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis
    的頭像 發(fā)表于 10-31 12:46 ?801次閱讀

    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    隨著 AMD Vitis 統(tǒng)一軟件平臺(tái) 2021.2 的發(fā)布Vitis 引入了一個(gè) Tcl 腳本,用于在應(yīng)用程序運(yùn)行的特定時(shí)間點(diǎn)協(xié)助查找棧和堆的內(nèi)存使用情況。該腳本已延續(xù)到后續(xù)的
    的頭像 發(fā)表于 10-24 16:54 ?906次閱讀
    如何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    如何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請(qǐng)參閱開發(fā)
    的頭像 發(fā)表于 08-06 17:24 ?1832次閱讀
    如何在<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> <b class='flag-5'>2024.2</b>中連接到QEMU

    如何在Unified IDE中創(chuàng)建視覺庫HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 中,我們將介紹如何使用 Unified
    的頭像 發(fā)表于 07-02 10:55 ?1456次閱讀
    如何在<b class='flag-5'>Unified</b> IDE中創(chuàng)建視覺庫HLS組件

    全新AMD Vitis統(tǒng)一軟件平臺(tái)2025.1版本發(fā)布

    全新 AMD Vitis 統(tǒng)一軟件平臺(tái) 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應(yīng)用提供了改進(jìn)后的設(shè)計(jì)環(huán)境。
    的頭像 發(fā)表于 06-24 11:44 ?1767次閱讀

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是
    的頭像 發(fā)表于 06-20 10:06 ?2359次閱讀
    使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個(gè) HLS IP,通過 AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此
    的頭像 發(fā)表于 06-13 09:50 ?1895次閱讀
    如何使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1307次閱讀
    如何使用One Spin檢查<b class='flag-5'>AMD</b> Vivado Design Suite Synth的結(jié)果

    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0發(fā)布

    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0發(fā)布
    的頭像 發(fā)表于 05-13 11:29 ?1794次閱讀
    重磅更新 | 先楫半導(dǎo)體HPM_APPS v1.9.0<b class='flag-5'>發(fā)布</b>