91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在AMD Vitis Unified IDE中使用系統(tǒng)設(shè)備樹

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2025-11-18 11:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師 Stephen MacMahon

您將在這篇博客中了解系統(tǒng)設(shè)備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數(shù)據(jù)。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現(xiàn)更靈活的使用場景。

什么是 XSA,它包含什么

XSA 是在 AMD Vivado 設(shè)計套件中根據(jù) Vivado IP integrator 使用的塊設(shè)計 (BD) 而生成的容器文件。

這意味著只有 BD 中包含的 IP 才會出現(xiàn)在 XSA 中。如果用戶擁有 BD 外部的 IP,或者舉例來說,如果使用 Chip2Chip 解決方案,那么在創(chuàng)建 XSA 時將使用主 BD。

系統(tǒng)設(shè)備樹 (SDT)

如果用戶不了解 SDT,我們可以在此快速回顧一下。SDT 是 Vitis Unified IDE 2023.2 版本中引入的一個新概念。

SDT 是使用 SDTGEN 實用工具創(chuàng)建的 .dts/.dtsi 文件集合,而平臺組件則是使用從 Vivado 導(dǎo)出的 XSA 生成。

系統(tǒng)設(shè)備樹 (SDT) 采用與 Linux 領(lǐng)域使用的設(shè)備樹相同的概念。然而,Linux 中使用的設(shè)備樹是針對特定目標處理器的,并且只包含與目標處理器的存儲器映射上的 IP 對應(yīng)的節(jié)點。顧名思義,系統(tǒng)設(shè)備樹具有系統(tǒng)感知能力。這意味著所有 CPU 集群以及每個處理器的地址映射都包含在系統(tǒng)設(shè)備樹中。SDT 還包含所有頂層存儲器節(jié)點。雖然可以從 SDT 中提取目標處理器的設(shè)備樹二進制對象 (DTB),但這并非 Vitis 中 SDT 的設(shè)計用途。在 Vitis 中,SDT 單純用于維護硬件元數(shù)據(jù)。

如何在 Vitis 中使用 SDT?

當需要硬件元數(shù)據(jù)時,Vitis 就會使用 SDT。 其中包括創(chuàng)建 xparameters.h 文件、動態(tài)生成驅(qū)動程序配置文件、獲取目標處理器上的驅(qū)動程序列表、生成連接器腳本以及創(chuàng)建 BSP。

這些流程都使用基于 Python 的 Lopper 實用工具來讀取 SDT,并提取執(zhí)行任務(wù)所需的特定元數(shù)據(jù)。

用戶如何釋放系統(tǒng)設(shè)備樹的潛力

如上所述,Lopper 的用例之一即返回目標處理器上的驅(qū)動程序列表。這意味著如果您擁有 BD 外部的 IP,系統(tǒng)設(shè)備樹不會自動填充該元數(shù)據(jù)。然而,您可以通過操縱 SDT 文件集來包含此元數(shù)據(jù)。

如上所述,XSA 只能識別 Vivado IP integrator 的塊設(shè)計內(nèi)的 IP。這意味著如果您使用諸如 AMD Versal 自適應(yīng) SoC VCK190 或 AMD Zynq UltraScale+ ZCU111 等開發(fā)板,那么板級信息(例如 PHY 或 I2C 總線上的時鐘)將會丟失。

在系統(tǒng)設(shè)備樹中,您可以通過傳入 SDTGEN 提供的板級 .dtsi 文件,使 SDT 具備“板感知”能力。

在 Vitis Unified IDE 中為 SDT 添加外部 IP

在 Vitis 2024.1 中,您在創(chuàng)建平臺組件時可以使用一個高級選項來釋放 SDT 的潛力。

例如,這里有一個外部 IP (axi_gpio),通過外部 AXI 接口連接到 LPD CIPS 接口,再與處理器相連。

0358c596-c081-11f0-8c8f-92fbcf53809c.png

使用自定義 DTSI 文件把該節(jié)點追加到 amba_pl 節(jié)點上。這里創(chuàng)建了 axi_gpio_0 節(jié)點。

隨后,把該節(jié)點添加到 CPU 地址映射中。

03bdadf8-c081-11f0-8c8f-92fbcf53809c.png

然后,將其作為用戶 DTS 文件傳遞給 SDT。

注釋:此處不需要該 Repo。對于此用例,僅需作為用戶 DTS 文件傳入的 DTSI 文件即可。

0424b444-c081-11f0-8c8f-92fbcf53809c.png

如果隨后構(gòu)建或重新生成 BSP,那么會看到在 BSP 中已添加 AXI GPIO 驅(qū)動程序。

0486c51c-c081-11f0-8c8f-92fbcf53809c.png

同樣,如前所述,如果您使用 Versal VCK190 或 AMD Zynq UltraScale+ ZCU102 等開發(fā)板,只需將開發(fā)板 DTS 文件添加到 SDT 即可實現(xiàn)“板感知”。

注釋:此處不需要該 Repo。對于此用例,僅需開發(fā)板 DTS 文件即可。

04eb99c4-c081-11f0-8c8f-92fbcf53809c.png

我們可以看到生成的 SDT 文件集(包括開發(fā)板文件),如下所示:

0550cf7e-c081-11f0-8c8f-92fbcf53809c.png

總結(jié)

總結(jié)而言,我們了解了 XSA 文件中包含哪些元數(shù)據(jù),以及 Vitis Unified IDE 如何通過系統(tǒng)設(shè)備樹提取并維護這些元數(shù)據(jù)。

我們還學(xué)習(xí)了在何處使用 Lopper 實用工具來按需提取這些元數(shù)據(jù)。最后,我們討論了如何操縱 SDT,以解鎖諸如使用外部 IP 和讓 SDT 具備“板感知”能力等用例。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5686

    瀏覽量

    140004
  • 設(shè)備樹
    +關(guān)注

    關(guān)注

    0

    文章

    45

    瀏覽量

    3574
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    157

    瀏覽量

    8353

原文標題:開發(fā)者分享|在 AMD Vitis? Unified IDE 中釋放系統(tǒng)設(shè)備樹 (SDT) 的潛力

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,
    的頭像 發(fā)表于 06-20 10:06 ?2358次閱讀
    使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> <b class='flag-5'>IDE</b>創(chuàng)建HLS組件

    何在Unified IDE中創(chuàng)建視覺庫HLS組件

    Vivado IP 流程(Vitis Unified),在這篇 AMD Vitis HLS 系列 3 中,我們將介紹如何使用 Unified
    的頭像 發(fā)表于 07-02 10:55 ?1455次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>Unified</b> <b class='flag-5'>IDE</b>中創(chuàng)建視覺庫HLS組件

    何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們將學(xué)習(xí)如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設(shè)置和使用 QEMU + 協(xié)同仿真,請參閱開發(fā)
    的頭像 發(fā)表于 08-06 17:24 ?1832次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> 2024.2中連接到QEMU

    使用AMD Vitis進行嵌入式設(shè)計開發(fā)用戶指南

    由于篇幅有限,本文僅選取部分內(nèi)容進行分享。 Vitis 簡介 AMD Vitis 工具套件包含多種設(shè)計技術(shù),用于開發(fā)以 AMD 器件(例如,AMD
    的頭像 發(fā)表于 01-08 09:33 ?2412次閱讀
    使用<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b>進行嵌入式設(shè)計開發(fā)用戶指南

    Vitis2023.2使用之—— classic Vitis IDE

    AMD官網(wǎng)下載全系統(tǒng)安裝包,或下載網(wǎng)頁版安裝包,安裝好vitis全套組件。打開vivado建一個測試工程編譯好后,在tcl命令輸入框子輸入命令 vitis –classic 即可打開傳
    發(fā)表于 03-24 16:15

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎樣使用classic Vitis IDE,這章我們來說一說基于classic Vitis IDE的工程
    發(fā)表于 03-24 17:14

    何在Vitis HLS中使用C語言代碼創(chuàng)建AXI4-Lite接口

    在本教程中,我們將來聊一聊有關(guān)如何在 Vitis HLS 中使用 AXI4-Lite 接口創(chuàng)建定制 IP 的基礎(chǔ)知識。
    的頭像 發(fā)表于 09-13 10:04 ?7538次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>Vitis</b> HLS<b class='flag-5'>中使</b>用C語言代碼創(chuàng)建AXI4-Lite接口

    Vitis IDE入門helloworld程序

    第一個Xilinx Vitis IDE入門helloworld程序
    發(fā)表于 07-25 17:37 ?1840次閱讀
    <b class='flag-5'>Vitis</b> <b class='flag-5'>IDE</b>入門helloworld程序

    Vitis IDE Git集成快速入門

    在本快速入門演示中,將探討如何在 Vitis 中使用 Git 集成以及如何使用團隊操作來共享 Vitis 工程。
    的頭像 發(fā)表于 05-12 15:01 ?2057次閱讀
    <b class='flag-5'>Vitis</b> <b class='flag-5'>IDE</b> Git集成快速入門

    何在Vitis HLS GUI中使用庫函數(shù)?

    Vitis? HLS 2023.1 支持新的 L1 庫向?qū)?,本文將講解如何下載 L1 庫、查看所有可用功能以及如何在 Vitis HLS GUI 中使用庫函數(shù)。
    的頭像 發(fā)表于 08-16 10:26 ?2339次閱讀
    如<b class='flag-5'>何在</b><b class='flag-5'>Vitis</b> HLS GUI<b class='flag-5'>中使</b>用庫函數(shù)?

    Vitis Unified IDE 和通用命令行參考手冊

    AMD Vitis Unified IDE 是用于為 AMD 自適應(yīng) SoC 和 FPGA 器件開發(fā)應(yīng)用的設(shè)計環(huán)境。它集成了
    的頭像 發(fā)表于 09-13 08:15 ?1952次閱讀
    <b class='flag-5'>Vitis</b> <b class='flag-5'>Unified</b> <b class='flag-5'>IDE</b> 和通用命令行參考手冊

    Vitis 統(tǒng)一軟件平臺文檔

    AMD Vitis 軟件平臺是一款開發(fā)環(huán)境,主要用于開發(fā)包括 FPGA 架構(gòu)、Arm 處理器子系統(tǒng)和 AI 引擎在內(nèi)的設(shè)計。Vitis 工具與 AM
    的頭像 發(fā)表于 12-20 10:00 ?1561次閱讀
    <b class='flag-5'>Vitis</b> 統(tǒng)一軟件平臺文檔

    在Windows 10上創(chuàng)建并運行AMD Vitis?視覺庫示例

    本篇文章將演示創(chuàng)建一個使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified
    的頭像 發(fā)表于 05-08 14:02 ?1871次閱讀
    在Windows 10上創(chuàng)建并運行<b class='flag-5'>AMD</b> <b class='flag-5'>Vitis</b>?視覺庫示例

    AMD Vitis Unified Software Platform 2024.2發(fā)布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的頭像 發(fā)表于 11-27 15:47 ?1327次閱讀

    何在應(yīng)用程序調(diào)試期間分析棧和堆使用情況

    ,并在 Unified IDE 中仍可使用。本文涵蓋了如何在 Vitis 中使用分析工具在應(yīng)用程序調(diào)試期間對棧和堆進行監(jiān)控。
    的頭像 發(fā)表于 10-24 16:54 ?904次閱讀
    如<b class='flag-5'>何在</b>應(yīng)用程序調(diào)試期間分析棧和堆使用情況