本次的設(shè)計(jì)的數(shù)字鐘思路描述如下,使用3個(gè)key按鍵,上電后,需要先配置數(shù)字時(shí)鐘的時(shí)分秒,設(shè)計(jì)一個(gè)按鍵來控制數(shù)字時(shí)鐘的時(shí),第二個(gè)按鍵來控制數(shù)字時(shí)鐘的分,本次設(shè)計(jì)沒有用按鍵控制數(shù)字時(shí)鐘的秒,原理一樣,大家可以自己做拓展設(shè)計(jì)再使用一個(gè)按鍵控制數(shù)字時(shí)鐘的,然后用第三個(gè)按鍵來控制數(shù)字時(shí)鐘的運(yùn)行。采取"Top to down"設(shè)計(jì)思想,分模塊設(shè)計(jì),由于本次設(shè)計(jì)比較簡單,這里就沒有設(shè)計(jì)總設(shè)計(jì)框架圖,上面也大致描述了設(shè)計(jì)思路,給大家截取RTL級(jí)視圖提供參考,具體設(shè)計(jì)如下:

附設(shè)計(jì)代碼:(源碼文件可從公眾號(hào)內(nèi)部獲取) 總模塊:


按鍵模塊:

消抖模塊:


數(shù)碼管模塊:





控制模塊:




-
FPGA
+關(guān)注
關(guān)注
1660文章
22415瀏覽量
636525 -
代碼
+關(guān)注
關(guān)注
30文章
4968瀏覽量
73999 -
數(shù)字時(shí)鐘
+關(guān)注
關(guān)注
2文章
156瀏覽量
21540
原文標(biāo)題:源碼系列:基于FPGA數(shù)字時(shí)鐘的設(shè)計(jì)(附源工程)
文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
如何把握FPGA的數(shù)字時(shí)鐘管理器
FPGA的數(shù)字時(shí)鐘電路解析
基于FPGA設(shè)計(jì)的數(shù)字時(shí)鐘 畢設(shè)(視頻 源碼)
FPGA的外部時(shí)鐘周期性地打開和關(guān)閉
基于FPGA設(shè)計(jì)的數(shù)字時(shí)鐘
FPGA時(shí)鐘分配網(wǎng)絡(luò)設(shè)計(jì)技術(shù)
基于FPGA的時(shí)鐘設(shè)計(jì)
FPGA實(shí)現(xiàn)數(shù)字時(shí)鐘
基于FPGA的數(shù)字時(shí)鐘
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
基于FPGA的數(shù)字時(shí)鐘的設(shè)計(jì)
基于fpga的數(shù)字時(shí)鐘設(shè)計(jì)應(yīng)用
基于FPGA的數(shù)字時(shí)鐘實(shí)現(xiàn)
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)畢業(yè)設(shè)計(jì)論文
使用FPGA的數(shù)字時(shí)鐘(計(jì)時(shí)表)
基于FPGA的數(shù)字時(shí)鐘設(shè)計(jì)
評(píng)論