FPGA的數(shù)字時(shí)鐘電路解析

FPGA?是什么

FPGA（Field Programmable Gate Array），現(xiàn)場(chǎng)可編程門陣列，一種半定制的數(shù)字集成電路。FPGA 憑借其靈活性高、開發(fā)周期短、處理性能強(qiáng)（并行）等特點(diǎn)，廣泛應(yīng)用于通信、圖像處理、醫(yī)療等領(lǐng)域。隨著科技的進(jìn)步，F(xiàn)PGA 在人工智能、5G 和自動(dòng)駕駛等領(lǐng)域也有一席之地。

FPGA 它是在 PAL、GAL、CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路個(gè)數(shù)有限的缺點(diǎn)。

比如用面包板搭建數(shù)字時(shí)鐘電路；雖然電路是一個(gè)數(shù)字時(shí)鐘，里面有晶振、蜂鳴器、數(shù)碼管，以及各種 74 系列的小芯片，這些小芯片能夠?qū)崿F(xiàn)的功能也就相當(dāng)于幾個(gè)邏輯門，如果你親自動(dòng)手去搭建它，肯定會(huì)知道搭建該電路是非常麻煩的，一根線一根線去連接，不斷對(duì)照原理圖，生怕搭錯(cuò)一根線，搞不好心態(tài)就崩了。

這僅僅是搭建一個(gè)簡(jiǎn)單的數(shù)字時(shí)鐘就這么多跟線了。如果我們想要實(shí)現(xiàn)更加復(fù)雜的功能，那么我們就要犯難了，因?yàn)槲覀冃枰褂脦资畟€(gè)或者上百個(gè)這種專用小芯片來(lái)完成，這樣就會(huì)使得電路板的布局、布線變得困難，還會(huì)極大的影響到整個(gè)系統(tǒng)的性能，而且搭出來(lái)的電路體積龐大，也不美觀，實(shí)用性極差，所以這種方式毫無(wú)疑問(wèn)是不行的。

為了改變這種情況，大家就想到了一個(gè)辦法，那就是通過(guò)專用集成電路（ASIC）來(lái)實(shí)現(xiàn)，我們可以將要實(shí)現(xiàn)的特定需求交給 ASIC 廠商，讓他們?cè)O(shè)計(jì)出一個(gè)專用集成電路芯片，這樣就可以解決這種問(wèn)題了。

比如說(shuō)，我們把數(shù)字時(shí)鐘功能要求交給 ASIC 廠商，ASIC 廠商就會(huì)根據(jù)數(shù)字時(shí)鐘功能要求設(shè)計(jì)出一個(gè)專用集成電路芯片，這一個(gè)小小的芯片它其實(shí)就完成了我們數(shù)字時(shí)鐘電路功能。這種方法雖然很好，但同時(shí)也會(huì)帶來(lái)很多其他的問(wèn)題，比如說(shuō)，生成周期長(zhǎng)，芯片難驗(yàn)證，芯片內(nèi)部電路不可以更改等等問(wèn)題。于是人們就開始不斷地去探索，看看有沒(méi)有什么辦法既能讓我很好的實(shí)現(xiàn)功能，又能解決定制電路的不足。

于是 FPGA 應(yīng)運(yùn)而生，于 1985 年由 Xilinx 創(chuàng)始人之一 Ross Freeman 發(fā)明，屬于可編程邏輯器件 PLD（Programmable Logic Device）的一種。

Xilinx A7 系列 FPGA 芯片

真正意義上的第一顆 FPGA 芯片 XC2064 為 Xilinx 所發(fā)明，這個(gè)時(shí)間差不多比著名的摩爾定律晚 20 年左右，但是 FPGA 一經(jīng)問(wèn)世，后續(xù)的發(fā)展速度之快，超出大多數(shù)人的想象。

我們要知道一塊專用的 ASIC 定制集成電路的芯片他在出廠前功能就已經(jīng)定死了，就拿上面的數(shù)字時(shí)鐘來(lái)舉例，假如我現(xiàn)在拿到一塊全新的數(shù)字時(shí)鐘芯片，那么我只需要看看廠家給我提供的數(shù)據(jù)手冊(cè)，看看它是怎么操作的，可能僅僅只需要給它通上電然后簡(jiǎn)單的配置一下它就能工作了。

它的功能是不可更改的，就只能跑個(gè)數(shù)字時(shí)鐘，而且它內(nèi)部電路是啥樣的我也不知道，雖然用起來(lái)簡(jiǎn)單，但是缺乏靈活性，但 FPGA 就不一樣了，它在出廠的那一刻是不具備任何功能的，可以說(shuō)就是一張白紙。你可以在這張白紙上肆意創(chuàng)作，你想要它實(shí)現(xiàn)數(shù)字時(shí)鐘的功能沒(méi)問(wèn)題，通過(guò)特定的編輯語(yǔ)言，例如 Verilog、VHDL 等硬件描述語(yǔ)言將數(shù)字時(shí)鐘的邏輯編寫好，下載到 FPGA 內(nèi)部，它就會(huì)生成一個(gè)數(shù)字時(shí)鐘的電路，去完成數(shù)字時(shí)鐘的功能。當(dāng)你不想要這個(gè)功能了，沒(méi)問(wèn)題你可以隨時(shí)將內(nèi)部程序擦除，或者用一個(gè)新的設(shè)計(jì)去覆蓋原有的設(shè)計(jì)。理論上我們可以用 FPGA 去生成一個(gè)任意我們想要的功能，正是基于這種強(qiáng)大的可編輯能力，F(xiàn)PGA 近年來(lái)越來(lái)越受到市場(chǎng)的認(rèn)可，在未來(lái) FPGA 的適用范圍必將越來(lái)越廣闊。

FPGA 有什么用

FPGA 所能應(yīng)用的領(lǐng)域大概可以分成六大類：

1）通信領(lǐng)域

FPGA 在通信領(lǐng)域的應(yīng)用可以說(shuō)是無(wú)所不能，得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點(diǎn)，它可以很容易地實(shí)現(xiàn)分布式的算法結(jié)構(gòu)，這一點(diǎn)對(duì)于實(shí)現(xiàn)無(wú)線通信中的高速數(shù)字信號(hào)處理十分有利。因?yàn)樵跓o(wú)線通信系統(tǒng)中，許多功能模塊通常都需要大量的濾波運(yùn)算，而這些濾波函數(shù)往往需要大量的乘和累加操作。而通過(guò) FPGA 來(lái)實(shí)現(xiàn)分布式的算術(shù)結(jié)構(gòu)，就可以有效地實(shí)現(xiàn)這些乘和累加操作。尤其是 Xilinx 公司的 FPGA內(nèi)部集成了大量的適合通信領(lǐng)域的一些資源比如：基帶處理(通道卡)、接口和連接功能以及 RF(射頻卡)三大類：

(1)基帶處理資源

基帶處理主要包括信道編解碼(LDPC、Turbo、卷積碼以及 RS 碼的編解碼算法)和同步算法的實(shí)現(xiàn)(WCDMA 系統(tǒng)小區(qū)搜索等)。

(2)接口和連接資源

接口和連接功能主要包括無(wú)線基站對(duì)外的高速通信接口(PCI Express、以太網(wǎng) MAC、高速 AD/DA 接口)以及內(nèi)部相應(yīng)的背板協(xié)議(OBSAI、CPRI、EMIF、LinkPort)的實(shí)現(xiàn)。

(3)RF 應(yīng)用資源

RF 應(yīng)用主要包括調(diào)制/解調(diào)、上/下變頻(WiMAX、WCDMA、TD-SCDMA 以及 CDMA2000 系統(tǒng)的單通道、多通道 DDC/DUC)、削峰(PC-CFR)以及預(yù)失真(Predistortion)等關(guān)鍵技術(shù)的實(shí)現(xiàn)。

總而言之只要你 FPGA 學(xué)的好，在通信領(lǐng)域你絕對(duì)可以大展身手。

2）數(shù)字信號(hào)處理領(lǐng)域

在數(shù)字信號(hào)處理領(lǐng)域 FPGA 同樣所向披靡，主要是因?yàn)樗母咚俨⑿刑幚砟芰?。FPGA 最大優(yōu)勢(shì)是其并行處理機(jī)制，即利用并行架構(gòu)實(shí)現(xiàn)數(shù)字信號(hào)處理的功能。這一并行機(jī)制使得 FPGA 特別適合于完成 FIR 等數(shù)字濾波這樣重復(fù)性的數(shù)字信號(hào)處理任務(wù)，對(duì)于高速并行的數(shù)字信號(hào)處理任務(wù)來(lái)說(shuō)，F(xiàn)PGA 性能遠(yuǎn)遠(yuǎn)超過(guò)通用 DSP 處理器的串行執(zhí)行架構(gòu)，還有就是它接口的電壓和驅(qū)動(dòng)能力都是可編程配置的不像傳統(tǒng)的 DSP 需要受指令集控制，因?yàn)橹噶罴臅r(shí)鐘周期的限制，不能處理太高速的信號(hào)，對(duì)于速率級(jí)為 Gbps 的 LVDS 之類信號(hào)就難以涉及。所以在數(shù)字信號(hào)處理領(lǐng)域 FPGA 的應(yīng)用也是十分廣泛的。

3）視頻圖像處理領(lǐng)域

隨著時(shí)代的變換，人們對(duì)圖像的穩(wěn)定性、清晰度、亮度和顏色的追求越來(lái)越高，像以前的標(biāo)清（SD）慢慢演變成高清（HD），到現(xiàn)在人們更是追求藍(lán)光品質(zhì)的圖像。這使得處理芯片需要實(shí)時(shí)處理的數(shù)據(jù)量越來(lái)越大，并且圖像的壓縮算法也是越來(lái)越復(fù)雜，使得單純的使用 ASSP 或者 DSP 已經(jīng)滿足不了如此大的數(shù)據(jù)處理量了。這時(shí) FPGA 的優(yōu)勢(shì)就凸顯出來(lái)了，它可以更加高效的處理數(shù)據(jù)，所以在圖像處理領(lǐng)域在綜合考慮成本后，F(xiàn)PGA 也越來(lái)越受到市場(chǎng)的歡迎。

4）高速接口設(shè)計(jì)領(lǐng)域

其實(shí)看了 FPGA 在通信領(lǐng)域和數(shù)字信號(hào)處理領(lǐng)域的表現(xiàn)，我想大家也已應(yīng)該猜到了在高速接口設(shè)計(jì)領(lǐng)域，F(xiàn)PGA 必然也是有一席之地的。它的高速處理能力和多達(dá)成百上千個(gè)的 IO 決定了它在高速接口設(shè)計(jì)領(lǐng)域的獨(dú)特優(yōu)勢(shì)。

比如說(shuō)我需要和 PC 端做數(shù)據(jù)交互，將采集到的數(shù)據(jù)送給 PC 機(jī)處理，或者將處理后的結(jié)果傳給 PC 機(jī)進(jìn)行顯示。PC 機(jī)與外部系統(tǒng)通信的接口比較豐富，如 ISA、PCI、PCI Express、PS/2、USB 等。傳統(tǒng)的做法是對(duì)應(yīng)的接口使用對(duì)應(yīng)的接口芯片，例如 PCI 接口芯片，當(dāng)我需要很多接口時(shí)我就需要多個(gè)這樣的接口芯片，這無(wú)疑會(huì)使我們的硬件外設(shè)變得復(fù)雜，體積變得龐大，會(huì)很不方便，但是如果使用 FPGA 優(yōu)勢(shì)立馬就出來(lái)了，因?yàn)椴煌慕涌谶壿嫸伎梢栽?FPGA 內(nèi)部去實(shí)現(xiàn)，完全沒(méi)必要那么多的接口芯片，在配合 DDR 存儲(chǔ)器的使用，將使我們接口數(shù)據(jù)的處理變得更加得心應(yīng)手。

5）人工智能領(lǐng)域

如果大家比較喜歡關(guān)注科技板塊的新聞的話最近一定會(huì)被 5G 通信和人工智能充斥眼球，確實(shí) 21 世紀(jì)已經(jīng)不知不覺(jué)走到了 2020 年，在這 20 年間，人工智能迅速發(fā)展，5G 的順利研發(fā)也使人工智能如虎添翼，可以預(yù)見(jiàn)，未來(lái)必將是人工智能的天下。

FPGA 在人工智能系統(tǒng)的前端部分也是得到了廣泛的應(yīng)用，例如自動(dòng)駕駛，需要對(duì)行駛路線、紅綠燈、路障和行駛速度等各種交通信號(hào)進(jìn)行采集，需要用到多種傳感器，對(duì)這些傳感器進(jìn)行綜合驅(qū)動(dòng)和融合處理就可以使用 FPGA。還有一些智能機(jī)器人，需要對(duì)圖像進(jìn)行采集和處理，或者對(duì)聲音信號(hào)進(jìn)行處理都可以使用 FPGA 去完成，所以 FPGA 在人工智能系統(tǒng)的前端信息處理上使用起來(lái)得心應(yīng)手。

6）IC?驗(yàn)證領(lǐng)域

IC 這個(gè)詞大家可能一聽到就覺(jué)得特別高深，不是凡人所能觸及到的，而 IC 設(shè)計(jì)更是一些神人才能勝任的工作。不可否認(rèn)的是 IC 設(shè)計(jì)門檻確實(shí)比較高，但是我們也沒(méi)必要把它過(guò)于神話，其實(shí)簡(jiǎn)單點(diǎn)來(lái)講我們可以拿 PCB 設(shè)計(jì)來(lái)與之比較，PCB 是拿一個(gè)個(gè)元器件在印制線路板上去搭建一個(gè)特定功能的電路組合，而 IC 設(shè)計(jì)呢是拿一個(gè)個(gè) MOS 管，PN 節(jié)在硅基襯底上去搭建一個(gè)特定功能的電路組合，一個(gè) 宏觀一個(gè)微觀。PCB 如果設(shè)計(jì)廢了大不了重新設(shè)計(jì)再打樣也不會(huì)造成太大損失，但是如果 IC 設(shè)計(jì)廢了再重新設(shè)計(jì)那損失就很慘重了，俗話說(shuō)大炮一開，黃金萬(wàn)兩，那么在 IC 領(lǐng)域***一開黃金萬(wàn)兩也不是吹的，光刻膠貴的要命，光刻板開模也不便宜，加上其他多達(dá)幾百上千道工序，其中人力、物力、機(jī)器損耗、機(jī)器保養(yǎng)，絕對(duì)是讓人肉疼的損失，所以 IC 設(shè)計(jì)都要強(qiáng)調(diào)一版成功。保證 IC 一版成功就要進(jìn)行充分的仿真測(cè)試和 FPGA 驗(yàn)證，仿真驗(yàn)證是在服務(wù)器上面跑仿真軟件進(jìn)行測(cè)試，類似 ModelSim/VCS 軟件；FPGA 驗(yàn)證主要是把 IC 的代碼移植到 FPGA 上面，使用 FPGA 綜合工具進(jìn)行綜合、布局布線到最終生成 bit 文件，然后下載到 FPGA 驗(yàn)證板上面進(jìn)行驗(yàn)證，對(duì)于復(fù)雜的 IC 我們還可以給他拆成幾個(gè)部分功能去分別驗(yàn)證，每個(gè)功能模塊放在一個(gè) FPGA 上面，F(xiàn)PGA 生成的電路非常接近真實(shí)的 IC 芯片。這樣極大的方便我們 IC 設(shè)計(jì)人員去驗(yàn)證自己的 IC 設(shè)計(jì)。

FPGA 的生產(chǎn)廠商

兩大巨頭：Xilinx 和 Altera。

一群小弟：紫光同創(chuàng)、京微雅格、高云半導(dǎo)體、上海安路、西安智多晶等，同國(guó)外領(lǐng)先廠商相比，國(guó)產(chǎn) FPGA 廠商不論從產(chǎn)品性能、功耗、功能上都有較大差距。

ZYNQ

ZYNQ = FPGA + ARM 核，可以自己定制電路，同時(shí)還可以做普通的嵌入式開發(fā)。

Zynq-7000 系列是 Xilinx 公司推出的全可編程片上系統(tǒng)，包含 PS（Processing System，處理器系統(tǒng)）和 PL（Programmable Logic，可編程邏輯）兩部分。Zynq SoC 整合了ARM 雙核 cortex-A9 處理器和 Xilinx 7 系列 FPGA 架構(gòu)，使得它不僅擁有 ASIC 在能耗、性能和兼容性方面的優(yōu)勢(shì)，而且具有 FPGA 硬件可編程性的優(yōu)點(diǎn)。

PYNQ：Python Productivity for Zynq = Python + ZYNQ，是 Xilinx 推出的一種開放源代碼框架，使用 Python 語(yǔ)言和庫(kù)，使設(shè)計(jì)人員可以利用 zynq 中可編程邏輯和微處理器的優(yōu)勢(shì)來(lái)快速構(gòu)建高性能的嵌入式應(yīng)用程序。

補(bǔ)充

PLD：Programmable Logic Device，可編程邏輯器件。

SoC：System on Chip，片上系統(tǒng)。