本文作者：Jonathan Dodge, P.E., Mike Zhu, Shusun Qu ,Mike Tian

隨著Al工作負載日趨復(fù)雜和高耗能，能提供高能效并能夠處理高壓的可靠SiCJFET將越來越重要。在第一篇文章和第二篇文章中我們重點介紹了SiCJFET并聯(lián)設(shè)計的挑戰(zhàn)，本文將介紹演示和測試結(jié)果。

演示和測試結(jié)果

根據(jù)上述指南設(shè)計了一個演示板，并顯示了四個器件的測試結(jié)果：

UJ4SC075006K4S

UJ4C075023K4S

UF3SC120009K4S

UF3SC120016K4S

演示板設(shè)計

圖 1 顯示了演示和測試板，其中包括一塊并聯(lián)了兩個器件的半橋拓撲電源板和一塊柵極驅(qū)動器板。

圖 1 演示和測試板圖片

本設(shè)計示例遵循功率環(huán)路和柵極驅(qū)動電路的對稱布局建議。同時，直流母線電容和去耦電容采用對稱布局以最小化換流環(huán)路。

圖2和圖3展示了該演示設(shè)計的原理圖，其中使用了鐵氧體磁珠和共模電感（可選）用于研究不同條件下的效果。

圖 2 演示電路設(shè)計示意圖

圖 3 演示電路設(shè)計示意圖

圖 4 演示電源板 PCB 布局

圖5展示了器件RC緩沖電路與柵極驅(qū)動電路布局的示例設(shè)計，該設(shè)計的核心要點在于盡可能縮短RC緩沖電路與功率器件的距離，并對并聯(lián)器件的柵極驅(qū)動電路采用對稱布局。

圖 5 RC 緩沖電路和柵極電路布局示例

測試結(jié)果

圖 6 至圖 9 顯示了該示例設(shè)計的 SiC FET 并聯(lián)測試結(jié)果，柵極和Kelvin源極上都有鐵氧體磁珠。

圖 6 開關(guān)波形-UJ4SC075006K4S

圖7 開關(guān)波形-UJ4C075023K4S

圖 8 開關(guān)波形-UF3SC120009K4S

圖9 開關(guān)波形-UF3SC120016K4S

仿真柵極閾值失配

通常，由于各器件的實際參數(shù)與數(shù)據(jù)手冊標稱值之間存在差異（即便差異微?。祟愂洮F(xiàn)象不可避免。因此，為了測試鐵氧體磁珠和共模電感在柵極電路上的有效性，在基于UJ4SC075006K4S器件搭建的測試平臺中，通過改變單個柵極電阻值（一個為 6.8 歐姆，另一個為 6.2 歐姆）來仿真柵極閾值電平失配狀態(tài)。圖 10 至圖 14 顯示了采用不同措施緩解仿真柵極閾值失配的波形圖。

圖10 通過改變柵極電阻來仿真柵極閾值失配（未使用鐵氧體磁珠）

圖11 柵極上有鐵氧體磁珠的波形

圖 12 Kelvin源上有鐵氧體磁珠的波形

圖13 柵極和Kelvin源極上均有鐵氧體磁珠的波形

圖 14 柵極電路上有共模電感的波形

從上述測試結(jié)果可以看出，當器件出現(xiàn)不可避免的柵極閾值失配時，柵極電路上的共模電感是減輕 VGS 和 VDS 負面影響的最佳方法。

仿真布局導(dǎo)致的失配

對稱布局同樣是并聯(lián)器件設(shè)計的關(guān)鍵要點，因為非對稱布局會導(dǎo)致不同支路的漏極走線電感(Ld)與源極走線電感(Ls)產(chǎn)生差異，進而引發(fā)動態(tài)電流失配或瞬態(tài)振蕩。此外，去耦電容(Cd)在布局中的位置是否對稱也是影響因素之一。

因此，為驗證鐵氧體磁珠與共模電感在柵極電路上的作用，我們以 UF3SC120009K4S 為基礎(chǔ)，通過改變漏極/源極引線的長度來仿真失配的 Ld/Ls 布局，并對比了不同Cd布局位置的影響。圖14展示了Ld、Ls及Cd的布局位置分布，圖15至圖19則展示了通過不同優(yōu)化措施減輕非對稱布局負面影響的波形對比。

圖14 Ld、Ls 和Cd 的位置

圖15 柵極和Kelvin源上均有鐵氧體磁珠的Ld 不平衡波形（直流母線400V，Id = 8A）

圖 16 柵極和Kelvin源上均有鐵氧體磁珠的 Ls 不平衡波形（直流母線 400V，Id = 6A）

圖17 Cd 在不對稱位置，柵極和Kelvin源上都有鐵氧體磁珠的波形（直流母線800V，Id= 100A）

圖18 Cd 在不對稱位置，柵極和Kelvin源極上均有共模電感的波形（直流母線800V，Id= 100A）。

圖19 Cd 在對稱位置，柵極和Kelvin源上均有共模電感的波形（直流母線800V，Id= 100A）。

圖15展示了由嚴重不平衡的Ld所導(dǎo)致的大動態(tài)電流失配。Ld不平衡問題只能通過對稱的布局設(shè)計本身來解決。圖16顯示了由Ls不平衡引起的動態(tài)電流失配。

為避免器件損壞，本測試中我們未設(shè)置過大的Ls不平衡，因為Ls不僅會影響功率環(huán)路，還會影響柵極環(huán)路。Ls不平衡可通過以下方式解決：采用對稱布局設(shè)計并添加鐵氧體磁珠或CMC。添加鐵氧體磁珠可以解決Ls 不平衡問題，但效果不如CMC顯著。此外，與CMC相比，鐵氧體磁珠會降低器件速度，增加開關(guān)損耗。因此，我們建議在實際并聯(lián)應(yīng)用中采用CMC結(jié)合對稱布局設(shè)計方案。

在實現(xiàn)Ld和Ls的平衡后，圖17展示了由Cd不平衡引起的動態(tài)電流失配現(xiàn)象（本案例中仍使用鐵氧體磁珠）。通過對比圖17和圖18可以看出，在柵極環(huán)路中使用CMC相較于使用鐵氧體磁珠，可以更有效地平衡電流失配和Vgs電壓。同樣，與CMC 相比，鐵氧體磁珠會減慢器件的速度，增加開關(guān)損耗。

但有一點我們需要注意：CMC 只能消除Vgs 電壓失配，但不能消除電流失配。對于電流失配，CMC僅能起到緩解作用。因此，如圖19所示，若要徹底消除電流失配，唯一有效的方法是將Cd盡可能靠近并聯(lián)半橋并實現(xiàn)對稱布局?；谏鲜龇治?，我們再次建議在實際并聯(lián)應(yīng)用場景中使用CMC，并采用對稱布局設(shè)計。

設(shè)計和測試中的最佳實踐

圖20 成功并聯(lián)SiC FET 需要器件漏極至源極緩沖電路和母線緩沖電路

?成功并聯(lián)SiC FET 需要器件緩沖電路，如圖20 所示。用戶指南中推薦了起始值。

?對稱布局至關(guān)重要，測試證實，不對稱的漏極和源極雜散電感以及去耦電容的位置會導(dǎo)致開關(guān)電流差異過大。

?如果柵極閾值的微小失配和微小的不對稱布局不可避免，那么柵極和源極環(huán)路上的CMC是消除瞬態(tài)電流失配或瞬態(tài)振蕩的最有效方法。

?不推薦使用鐵氧體磁芯（環(huán)形）電流互感器(CT)，因為它會由于引線與磁芯之間的互感而導(dǎo)致不平衡的漏極雜散電感。應(yīng)使用羅氏線圈電流探頭進行電流測量，如圖 21所示。

圖21 電流測量方法，左：鐵氧體磁芯CT（不推薦）；右：羅氏線圈探頭

? 對于電壓測量，不推薦使用差分探頭，因為其引線和導(dǎo)線的環(huán)路較大（會增加環(huán)路電感），建議使用環(huán)路電感較小的無源探頭，如圖22 所示。

圖22 電壓探頭，左：差分探頭（不推薦使用）；右：環(huán)路電感較小的無源探頭

? 由于dv/dt很高，共模噪聲很容易耦合到柵極到源極的信號測量中，濾除這種噪聲的一種方法是在電壓探頭線纜上添加鐵氧體磁芯，并扭轉(zhuǎn)這些線纜，如圖23 所示。

圖23 將線纜扭轉(zhuǎn)，并使用鐵氧體磁芯過濾共模柵源噪聲

結(jié)語

盡管SiC JFET cascode結(jié)構(gòu)具有很高的增益和開關(guān)壓擺率，只要遵循本應(yīng)用筆記中概述的指導(dǎo)原則，就能成功實現(xiàn)并聯(lián)。本文雖然只討論了兩個器件并聯(lián)的情況，但這些并聯(lián)準則適用于任何數(shù)量的器件并聯(lián)。最后，這些指導(dǎo)原則不僅適用于cascode，也適用于任何其他類型的電壓柵控功率晶體管。

對于需要并聯(lián)兩個以上分立器件、要求低dv/dt 且不需要器件 RC緩沖電路的大功率逆變器等應(yīng)用，安森美（onsemi）建議使用Combo-FET 器件。