91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

RDMA over RoCE V2設計1:為什么要設計它?

高速傳輸與存儲 ? 來源:高速傳輸與存儲 ? 作者:高速傳輸與存儲 ? 2025-07-15 10:58 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

設計目標:
RDMA技術(shù)采用無感傳輸機制,消除傳統(tǒng)網(wǎng)絡傳輸中需要CPU介入下的多重數(shù)據(jù)復制與內(nèi)核參與環(huán)節(jié),實現(xiàn)直接跨主機內(nèi)存訪問的機制。其設計目標為優(yōu)化分布式環(huán)境下的數(shù)據(jù)傳輸效率,降低CPU負載。
RoCEv2基于標準網(wǎng)絡的以太網(wǎng)、網(wǎng)絡層和傳輸層(UDP)協(xié)議,這可以使得RoCEv2的網(wǎng)絡流量可以經(jīng)過傳統(tǒng)的網(wǎng)絡路由器路由。之前RDMA簡介1~8有對相關資料介紹,這里強調(diào)的是:它是目前性價比最高的RDMA實現(xiàn)方式,雖然IB模式在一些高校應用較多,但因為它的專有特性,價格較貴,難廣泛用于產(chǎn)品中。

設計思考
基于PC-PC或GPU-GPU之間RDMA設計已有較多廠商投入,雖然有的大廠投入幾年后折羽而歸,但不影響PC領域成熟應用產(chǎn)品的推廣。這里主要討論在FPGA上設計RDMA over RoCE V2,雖然已有xilinx的ernic應用,但是性價比以及國產(chǎn)化需求還是有其發(fā)展空間。這里討論設計需要著重考慮地方:
1)通用性
一般項目中的數(shù)據(jù)采集前端基于 FPGA 進行開發(fā)。第一,各數(shù)據(jù)采集前端使用的 FPGA型號各不相同,需要實現(xiàn)的設計能夠工作在多種不同型號 FPGA 上;第二,為了降低設計部署成本,需要實現(xiàn)的設計能夠在脫離 CPU 控制下獨立運行和控制傳輸;第三,一些廠商不愿意采用私有化協(xié)議,主要是考慮其被迫被捆綁,私有協(xié)議也就意味著難以與其他系統(tǒng)兼容,一旦存在功能或性能設計不足,只能前功盡棄??紤]到以上三點需求,設計時建議采用純邏輯電路實現(xiàn)。
2)高性能
數(shù)據(jù)采集前端得到的數(shù)據(jù),數(shù)據(jù)塊大小不固定、數(shù)據(jù)速率也不盡相同。同時對于數(shù)據(jù)傳輸?shù)男枨笠膊⒉幌嗤?,存在一對一、一對多、多對多等多種傳輸情況。面對大量離散數(shù)據(jù)時,需要增加 RDMA 隊列數(shù)量及深度,同時靈活調(diào)整數(shù)據(jù)包大小來保證傳輸性能,而面對大量連續(xù)數(shù)據(jù)請求時,則可通過減少隊列數(shù)量的方式來降低功耗。
同時,在面對一對多或多對多傳輸需求時,則要求設計能夠正確地處理網(wǎng)絡擁塞情況并正確地進行流量控制。因此,需要實現(xiàn)完備的隊列管理及擁塞處理功能,在滿足性能要求的同時適應不同的應用環(huán)境。具體要求為使用 QSFP28 及以上光纖接口,在傳輸不小于 256 MB 的連續(xù)數(shù)據(jù)時,數(shù)據(jù)傳輸速率不小于 90 Gbps。在傳輸包大小為 4KB 時,延遲不高于 10 μs、包吞吐量不小于 1000 kpps。這里也只是簡要指標分析,上面這些指標在PC-FPGA之間實現(xiàn)較容易,在FPGA-FPGA之間還是有一些挑戰(zhàn)。這也反映競爭環(huán)境下適者生存,最后生存的不大可能是大多數(shù)。雖然我們設計的IP性能(包括我們A, FPGA-FPGA)早已超越這些指標,相信其他廠家也能滿足。
3)易集成、用戶操作簡便
實現(xiàn)的 RDMA 協(xié)議棧和控制邏輯,應能夠簡易地集成到應用生產(chǎn)環(huán)境中,并提供簡易的用戶操作方式來實現(xiàn)數(shù)據(jù)傳輸控制及隊列控制。因此,設計需要使用標準化接口,同時盡可能地降低資源占用率,并具備 DMA 數(shù)據(jù)傳輸功能。
4)穩(wěn)定性
這里強調(diào)的是,如果只是預研項目,就不大需要考慮穩(wěn)定性,其特有的功能和性能才是項目需要重點解決的。但是作為商用IP,就需要考慮其穩(wěn)定性,不能出現(xiàn)上次可以,這次就工作不正常,或者性能下降明顯情況。

它涉及到?幾個因素:
1)高速接口的匹配性?:RDMA數(shù)傳通道一般采用AXI總線,它需確保IP核與FPGA的如AXI4-Stream/AXI4-Lite等兼容性,避免因協(xié)議不匹配導致傳輸錯誤; ?
2)?時序優(yōu)化:一般它需要跨時鐘域設計,因此對時鐘同步、信號路徑規(guī)劃和資源分配等關鍵因素需要重點考慮;
3)?存儲資源分配?:合理設計FIFO深度,(一般采用2的整數(shù)次冪深度設計)和RAM塊數(shù)量,避免因資源不足導致數(shù)據(jù)丟失或性能下降。 ?

這里給出IP讀寫性能情況:

wKgZO2h1wjqAC2ImAABynuCedFo892.png


B站已給出相關性能的視頻,如想進一步了解,請搜索B站用戶:專注與守望
鏈接:https://space.bilibili.com/585132944/dynamic?spm_id_from=333.1365.list.card_title.click

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22415

    瀏覽量

    636554
  • 高速傳輸
    +關注

    關注

    0

    文章

    43

    瀏覽量

    9295
  • RDMA
    +關注

    關注

    0

    文章

    99

    瀏覽量

    9623
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    RDMA設計44:RoCE v2原語功能驗證與分析

    它是RoCE v2協(xié)議進行信息及數(shù)據(jù)交換的核心機制,也是DUT需要實現(xiàn)的核心機制之一,對該功能的仿真驗證需要考慮指令的提交數(shù)據(jù)包的組裝及發(fā)送、數(shù)據(jù)的DMA處理等。
    的頭像 發(fā)表于 02-25 09:26 ?119次閱讀
    <b class='flag-5'>RDMA</b>設計44:<b class='flag-5'>RoCE</b> <b class='flag-5'>v2</b>原語功能驗證與分析

    RDMA設計37:RoCE v2 子系統(tǒng)模型設計

    、五個處理單元及一個 CM 管理器。 RoCE v2 子系統(tǒng)模型結(jié)構(gòu)如圖1所示: 圖1 RoCE v2
    發(fā)表于 02-06 16:19

    RDMA設計30:RoCE v2 發(fā)送模塊2

    RoCE v2 發(fā)送模塊檢測到發(fā)送隊列非空時,則從發(fā)送隊列中讀取一個發(fā)送隊列條目,并判斷請求類型。根據(jù)不同的請求類型和請求長度進入不同的包生成流程,這一過程由請求狀態(tài)機實現(xiàn)。
    的頭像 發(fā)表于 01-27 11:56 ?551次閱讀
    <b class='flag-5'>RDMA</b>設計30:<b class='flag-5'>RoCE</b> <b class='flag-5'>v2</b> 發(fā)送模塊<b class='flag-5'>2</b>

    RDMA設計29:RoCE v2 發(fā)送及接收模塊設計2

    本博文主要交流設計思路,在本博客已給出相關博文約100篇,希望對初學者有用。注意這里只是拋磚引玉,切莫認為參考這就可以完成商用IP設計。 (1RoCE v2 發(fā)送模塊 RoCE
    發(fā)表于 01-26 16:47

    RDMA設計28:RoCE v2 發(fā)送及接收模塊設計

    v2 數(shù)據(jù)包或從 RoCE v2數(shù)據(jù)包中解析出遠程主機信息及數(shù)據(jù)。RoCE v2 發(fā)送及接收模塊的結(jié)構(gòu)和數(shù)據(jù)轉(zhuǎn)移方式如圖
    發(fā)表于 01-25 10:45

    RDMA設計19:RoCE v2 發(fā)送及接收模塊設計

    RoCE v2 數(shù)據(jù)包或從 RoCE v2數(shù)據(jù)包中解析出遠程主機信息及數(shù)據(jù)。RoCE v2
    發(fā)表于 01-06 08:08

    RDMA設計5:RoCE V2 IP架構(gòu)

    上面分析,基于RoCE v2 高速數(shù)據(jù)傳輸IP 的高速傳輸應用整體架構(gòu)如圖 1 所示。 圖1 基于RoCE
    發(fā)表于 11-25 10:34

    RDMA設計1:開發(fā)必要性1之設計考慮

    ) 易集成、 用戶操作簡便 ? 全模塊化, 各層級可單獨使用 ? 標準總線接口 ? 低資源占用 三. RDMA over RoCE V2 IP 簡介 如圖
    發(fā)表于 11-19 14:30

    RDMA over RoCE V2設計1:通用,穩(wěn)定及高性能!

    幾年后折羽而歸,但不影響PC領域成熟應用產(chǎn)品的推廣。這里主要討論在FPGA上設計RDMA over RoCE V2,雖然已有xilinx的ernic應用,但是性價比以及國產(chǎn)化需求還是有
    發(fā)表于 08-05 17:53

    RDMA over RoCE V2設計2:ip 整體設計考慮

    這里重點討論PC與FPGA之間采用RDMA RoCE v2 高速數(shù)據(jù)傳輸。該IP系統(tǒng)的整體架構(gòu)如圖 1 所示。通過 QSFP28 接口連接
    的頭像 發(fā)表于 07-16 08:55 ?715次閱讀
    <b class='flag-5'>RDMA</b> <b class='flag-5'>over</b> <b class='flag-5'>RoCE</b> <b class='flag-5'>V2</b>設計<b class='flag-5'>2</b>:ip 整體設計考慮

    RDMA over RoCE V2設計2:ip 整體框架設計考慮

    這里重點討論PC與FPGA之間采用RDMA RoCE v2 高速數(shù)據(jù)傳輸,F(xiàn)PGA與FPGA后面介紹。該IP系統(tǒng)的整體架構(gòu)如圖 1 所示。
    發(fā)表于 07-16 08:51

    RDMA over RoCE V2設計1:通用,穩(wěn)定及高性能!

    幾年后折羽而歸,但不影響PC領域成熟應用產(chǎn)品的推廣。這里主要討論在FPGA上設計RDMA over RoCE V2,雖然已有xilinx的ernic應用,但是性價比以及國產(chǎn)化需求還是有
    發(fā)表于 07-15 10:54

    RDMA簡介5之RoCE V2隊列分析

    RDMA Write with immediate)操作不在此范圍內(nèi))。RoCE v2作為RoCE v2協(xié)議通信的重要機制,通常有五種隊列
    發(fā)表于 06-05 17:28

    RDMA簡介4之ROcE V2初析

    RoCE v2原語 (1RDMA READ操作將遠端主機內(nèi)存中的數(shù)據(jù)讀取到本地。具體流程為:本地主機將需要請求數(shù)據(jù)的地址、長度及對應的遠程訪問密鑰發(fā)送給遠程主機,遠程主機比對密鑰通
    發(fā)表于 06-05 15:20

    RDMA簡介3之四種子協(xié)議對比

    計算,從硬件級別保證傳輸可靠,但成本較為高昂,需要使用專用的IB交換機和IB網(wǎng)卡才可以正常路由。RoCE v1RoCE v2RoCE協(xié)議
    發(fā)表于 06-04 16:05