電子發(fā)燒友網(wǎng)綜合報道
近日，據(jù)報道，臺積電將持續(xù)推進先進封裝技術(shù)，正式整合CoWoS與FOPLP，推出新一代CoPoS工藝。

作為臺積電先進封裝技術(shù)的集大成者，CoPoS并非憑空出現(xiàn)，而是建立在成熟技術(shù)基礎(chǔ)上的創(chuàng)新升級。長期以來，CoWoS作為臺積電的主力封裝技術(shù)，憑借在高性能計算芯片領(lǐng)域的穩(wěn)定表現(xiàn)占據(jù)重要地位，但其采用的圓形硅中介層在面積利用率和大規(guī)模量產(chǎn)方面存在局限。

而 FOPLP作為扇出型面板級封裝技術(shù)，雖能在更大面板上進行芯片封裝，卻在高集成度場景下的性能表現(xiàn)稍顯不足。CoPoS的誕生正是為了融合兩者優(yōu)勢，通過“化圓為方”的革新設(shè)計，將芯片排列在大型方形基板上，徹底打破傳統(tǒng)圓形中介層的束縛。

CoPoS 技術(shù)的核心突破在于對封裝載體和結(jié)構(gòu)的全面升級。它創(chuàng)新性地采用玻璃或藍寶石材質(zhì)的方形載具作為中介層，并在其上鍍制 RDL，這一設(shè)計不僅支持更大的光罩尺寸和更高的集成度，更有效緩解了大尺寸芯片封裝過程中易出現(xiàn)的翹曲問題。

在尺寸與效率方面，CoPoS展現(xiàn)出了驚人的優(yōu)勢。傳統(tǒng)300mm圓形晶圓的封裝面積有限，而CoPoS支持的面板尺寸可達310x310mm、515x510mm，甚至能達到750x620mm的超大規(guī)格。

據(jù)Yole的報告數(shù)據(jù)，采用300x300mm面板時，可容納16個中介層，面積利用率高達81%；而600x600mm面板更是能集成64個中介層，同樣保持81%的高面積利用率，遠超傳統(tǒng)圓形晶圓45%的利用率水平。

面積利用率的大幅提升直接帶來了成本優(yōu)化，數(shù)據(jù)顯示，相比傳統(tǒng)方案，CoPoS技術(shù)可實現(xiàn)約10%至20%的成本下降，這對于大規(guī)模量產(chǎn)的AI芯片而言，意味著顯著的成本優(yōu)勢。

在量產(chǎn)規(guī)劃方面，臺積電已為CoPoS技術(shù)制定了清晰的路線圖。按照計劃，首條CoPoS實驗線將于2026年在臺積電子公司采鈺設(shè)立，為技術(shù)成熟度驗證和工藝優(yōu)化奠定基礎(chǔ)。

量產(chǎn)階段則將落地嘉義AP7廠的P4、P5廠區(qū)，同時美國亞利桑那州的兩座先進封裝廠也將同步布局，其中一座將以CoPoS技術(shù)為主。預計最快到2028年底至2029年上半年，CoPoS技術(shù)將實現(xiàn)大規(guī)模量產(chǎn)，為半導體產(chǎn)業(yè)注入新的活力。

隨著相關(guān)設(shè)備規(guī)格與訂單量確定，全球供應鏈企業(yè)紛紛加入競標行列，首波供應鏈名單囊括 KLA、TEL、Screen、Applied Materials、Disco 等國際大廠，以及印能、辛耘、弘塑、均華、致茂、志圣等 13 家臺廠。

從CoWoS到CoPoS，臺積電在先進封裝技術(shù)領(lǐng)域的持續(xù)創(chuàng)新，不僅推動了自身技術(shù)壁壘的提升，更深刻影響著全球半導體產(chǎn)業(yè)的發(fā)展格局。在AI技術(shù)加速滲透的當下，CoPoS技術(shù)的出現(xiàn)將以更大的尺寸、更高的效率、更低的成本，為大尺寸芯片封裝提供全新解決方案，助力全球半導體產(chǎn)業(yè)邁向更高的集成度與性能水平，為數(shù)字經(jīng)濟的發(fā)展注入源源不斷的動力。