該LMK5C22212AS1是一款高性能網(wǎng)絡(luò)同步器和抖動清除器，旨在滿足無線通信和基礎(chǔ)設(shè)施應用的嚴格要求。

該器件捆綁了 IEEE-1588 PTP 同步到主參考時鐘源的軟件支持。有關(guān)更多信息，請聯(lián)系 TI。

網(wǎng)絡(luò)同步器集成了 2 個 DPLL，可提供無中斷開關(guān)和抖動衰減，具有可編程環(huán)路帶寬，無需外部環(huán)路濾波器，從而最大限度地提高靈活性和易用性。每個 DPLL 相位將成對的 APLL 鎖定到基準輸入。
*附件：lmk5c22212as1.pdf

APLL1 采用 TI 專有的體聲波 （BAW） 技術(shù)（稱為 BAW APLL）的超高性能 PLL，可在 491.52MHz 時生成典型值為 40fs/最大 12kHz 至 20MHz RMS 抖動為 60fs 的輸出時鐘，與 XO 和 DPLL 基準輸入的抖動和頻率無關(guān)。APLL2/DPLL2 提供了第二頻率和/或同步域的選項。

基準驗證電路監(jiān)控 DPLL 基準時鐘，并在檢測到切換事件時在輸入之間執(zhí)行無中斷切換?？梢詥⒂昧阊舆t模式 （ZDM） 和相位消除，以控制從輸入到輸出的相位關(guān)系。

該器件可通過I2C或SPI進行完全編程。集成的EEPROM可用于自定義系統(tǒng)啟動時鐘。該器件還具有出廠默認ROM配置文件作為回退選項。

特性

• 基于超低抖動 BAW VCO 的無線基礎(chǔ)設(shè)施和以太網(wǎng)時鐘
  • 40MHz時典型值為40fs/最大RMS抖動為57fs（491.52MHz時）
  • 245.76MHz時50fs（典型值）/62fs（最大RMS抖動）
• 2 個高性能數(shù)字鎖相環(huán) （DPLL），帶 2 個模擬鎖相環(huán) （APLL）
  • 可編程 DPLL 環(huán)路濾波器帶寬范圍為 1mHz 至 4kHz
  • < 1ppt DCO調(diào)頻步長
• 2 個差分或單端 DPLL 輸入
  • 1Hz （1PPS） 至 800MHz 輸入頻率
  • 數(shù)字保持和無中斷開關(guān)
• 12 個差分輸出，具有可編程 HSDS、AC-LVPECL、LVDS 和 HSCL 格式
  • 當配置在 OUT0_P/N、OUT1_P/N、GPIO1 和 GPIO2 上配置 6 個 LVCMOS 頻率輸出時，總頻率輸出高達 16 個，在 OUT2_P/N 至 OUT11_P/N 上配置 10 個差分輸出
  • 1Hz （1PPS） 至 1250MHz 輸出頻率，具有可編程擺幅和共模
  • 符合 PCIe Gen 1 至 6 標準
• I2C 或 3 線/4 線 SPI

參數(shù)

方框圖

?1. 產(chǎn)品概述?
LMK5C22212AS1是德州儀器（TI）推出的高性能網(wǎng)絡(luò)同步器和抖動消除器，專為無線通信和基礎(chǔ)設(shè)施應用設(shè)計，支持JESD204B/C、IEEE-1588 PTP協(xié)議及多種時鐘標準（如SyncE、SONET/SDH）。其核心特性包括：

• ?超低抖動BAW VCO?：典型RMS抖動40fs@491.52MHz，支持無線和以太網(wǎng)時鐘。
• ?雙DPLL+雙APLL架構(gòu)?：2個數(shù)字鎖相環(huán)（DPLL）和2個模擬鎖相環(huán)（APLL），支持無中斷切換和可編程帶寬（1mHz至4kHz）。
• ?多輸入輸出接口?：2路差分/單端輸入（1Hz至800MHz），12路差分輸出（1Hz至1250MHz），支持HSDS、LVDS、HCSL、LVCMOS格式。
• ?應用場景?：5G無線網(wǎng)絡(luò)（RRU、DU/CU）、光傳輸網(wǎng)絡(luò)（OTN）、工業(yè)測試測量等。

?2. 關(guān)鍵特性?

• ?時鐘性能?：
  • BAW VCO提供40fs典型抖動（491.52MHz），獨立于參考輸入抖動。
  • 支持PCIe Gen1-6兼容時鐘，滿足高速SerDes需求。
• ?靈活配置?：
  • 通過I2C/SPI編程，集成EEPROM存儲自定義配置。
  • 零延遲模式（ZDM）實現(xiàn)輸入輸出相位對齊。
• ?監(jiān)控功能?：
  • 輸入時鐘驗證（頻率、丟失脈沖、相位容限）。
  • DPLL/APLL鎖定狀態(tài)及歷史調(diào)諧字記錄，優(yōu)化保持模式精度。

?3. 技術(shù)細節(jié)?

• ?電源與封裝?：
  • 64引腳VQFN封裝（9mm×9mm），3.3V核心供電，支持-40°C至85°C工作溫度。
  • 多電源域設(shè)計，PSNR優(yōu)于-105dBc，降低電源噪聲影響。
• ?時鐘分配?：
  • 輸出分頻器支持同步（SYNC）和可編程模擬/數(shù)字延遲，精度達±25ps。
  • SYSREF/1PPS生成功能，支持JESD204B/C系統(tǒng)參考時鐘。

?4. 設(shè)計支持?

• ?開發(fā)工具?：TICS Pro軟件提供寄存器配置、頻率規(guī)劃及相位噪聲分析。
• ?參考設(shè)計?：包含PCB布局建議、電源去耦方案及熱管理指南（如6×6過孔陣列接地）。

?5. 文檔與版本?

• 本文檔為預發(fā)布版本（Advance Information），規(guī)格可能變更。完整功能描述見數(shù)據(jù)手冊SNAS922（2024年11月發(fā)布）。

?典型應用框圖?
設(shè)備集成雙DPLL-APLL級聯(lián)，支持從GPS/PHY恢復時鐘到射頻前端（RF AFE）、SoC/ASIC的完整時鐘樹，典型系統(tǒng)包含TCXO輸入、多域時鐘分配及狀態(tài)監(jiān)控接口。