91欧美超碰AV自拍|国产成年人性爱视频免费看|亚洲 日韩 欧美一厂二区入|人人看人人爽人人操aV|丝袜美腿视频一区二区在线看|人人操人人爽人人爱|婷婷五月天超碰|97色色欧美亚州A√|另类A√无码精品一级av|欧美特级日韩特级

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

LMK04821 超低抖動合成器和抖動清除器技術手冊

科技綠洲 ? 2025-09-14 11:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

LMK0482x 系列是業(yè)界性能最高的時鐘調節(jié)器,支持 JEDEC JESD204B。

PLL2 的 14 個時鐘輸出可配置為使用器件和 SYSREF 時鐘驅動 7 個 JESD204B 轉換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應用,14 個輸出中的每一個都可以單獨配置為傳統(tǒng)時鐘系統(tǒng)的高性能輸出。

LMK0482x 系列具有高性能,加上在功率或性能之間權衡的能力、雙 VCO、動態(tài)數(shù)字延遲、保持和無毛刺模擬延遲等功能,是提供靈活的高性能時鐘樹的理想選擇。
*附件:lmk04821.pdf

特性

  • JEDEC JESD204B支持
  • 超低 RMS 抖動
    • 88 fs RMS 抖動(12 kHz 至 20 MHz)
    • 91 fs RMS 抖動(100 Hz 至 20 MHz)
    • 245.76 MHz時–162.5 dBc/Hz本底噪聲
  • PLL2 提供多達 14 個差分器件時鐘
    • 多達 7 個 SYSREF 時鐘
    • 最大時鐘輸出頻率 3.1 GHz
    • 來自 PLL2 的 LVPECL、LVDS、HSDS、LCPECL 可編程輸出
  • PLL1 多達 1 個緩沖 VCXO/晶體輸出
    • LVPECL、LVDS、2xLVCMOS 可編程
  • 雙環(huán)路PLLatinum? PLL架構
  • PLL1
    • 多達 3 個冗余輸入時鐘
      • 自動和手動切換模式
      • 無中斷開關和LOS
    • 集成低噪聲晶體振蕩器電路
    • 輸入時鐘丟失時的保持模式
  • PLL2
    • 歸一化 [1 Hz] PLL 本底噪聲為
      –227 dBc/Hz
    • 相位檢測器速率高達 155 MHz
    • OSCin 倍頻器
    • 兩個集成低噪聲VCO
  • 50% 占空比輸出分頻,1 至 32
    (偶數(shù)和奇數(shù))
  • 精密數(shù)字延遲,動態(tài)可調
  • 25 ps 步進模擬延遲
  • 多模:雙 PLL、單 PLL 和時鐘分配
  • 工業(yè)溫度范圍:–40 至 85°C
  • 支持 105°C PCB 溫度(在導熱墊處測量)
  • 3.15V 至 3.45V 工作電壓
  • 封裝:64引腳QFN(9.0 mm × 9.0 mm × 0.8 mm)

參數(shù)

image.png

?1. 產品概述?
LMK04821/LMK04826/LMK04828是德州儀器(TI)推出的高性能雙鎖相環(huán)(PLL)時鐘調節(jié)器,專為無線基礎設施、數(shù)據(jù)轉換器時鐘、醫(yī)療/軍事/航空航天等應用設計。核心特性包括:

  • ?超低抖動性能?:RMS抖動低至88 fs(12 kHz–20 MHz帶寬)。
  • ?JESD204B支持?:提供14路可配置差分時鐘輸出(7組設備時鐘+7組SYSREF時鐘),支持多通道同步。
  • ?雙PLL架構?:
    • ?PLL1?:支持3路冗余參考輸入,集成VCXO/晶體振蕩器電路,具備自動/手動切換和保持模式(Holdover)。
    • ?PLL2?:集成雙VCO(頻率范圍1.84–3.08 GHz),支持動態(tài)數(shù)字延遲和模擬延遲調整。
  • ?靈活輸出配置?:支持LVDS、LVPECL、HSDS、LCPECL等多種格式,最高輸出頻率3.1 GHz。

?2. 關鍵特性?

  • ?低噪聲設計?:噪聲底低至-162.5 dBc/Hz(245.76 MHz)。
  • ?高集成度?:內置可編程環(huán)路濾波器、數(shù)字延遲模塊(25 ps步進)及頻率保持功能。
  • ?工作條件?:3.15–3.45 V供電,工業(yè)級溫度范圍(-40°C至85°C)。

?3. 應用場景?

?4. 文檔結構?

  • ?電氣特性?:詳細列出各模塊參數(shù)(如VCO調諧范圍、相位噪聲、功耗等)。
  • ?功能描述?:包括PLL工作原理、時鐘分配路徑及零延遲模式配置。
  • ?寄存器配置?:提供SPI編程指南及典型應用寄存器設置示例。

?5. 設計支持?

  • ?工具推薦?:PLLatinum Sim用于環(huán)路濾波器設計,TICS Pro生成寄存器配置。
  • ?布局建議?:強調電源去耦、信號隔離以優(yōu)化噪聲性能。

??:具體型號差異(如LMK04821的VCO1分頻器)需參考設備選型表。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 轉換器
    +關注

    關注

    27

    文章

    9419

    瀏覽量

    156403
  • pll
    pll
    +關注

    關注

    6

    文章

    982

    瀏覽量

    138186
  • 邏輯器件
    +關注

    關注

    0

    文章

    107

    瀏覽量

    20722
  • 晶體振蕩器
    +關注

    關注

    9

    文章

    749

    瀏覽量

    33255
  • 交流耦合
    +關注

    關注

    0

    文章

    44

    瀏覽量

    12617
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    能有效降低高速網絡誤碼率的超低抖動時鐘合成器

    為了應對日益緊縮的時鐘抖動預算,麥瑞半導體(Micrel, Inc)已推出兩個全新系列的ClockWorks超低抖動時鐘合成器,能夠滿足這些精確計時要求。SM84xxxx標準時鐘
    的頭像 發(fā)表于 10-31 08:24 ?4790次閱讀

    LMK04832-SP時鐘抖動清除器

    SYSREF分頻SYSREF時鐘的25ps步進模擬延遲設備時鐘和SYSREF的數(shù)字延遲和動態(tài)數(shù)字延遲PLL1的保持模式PLL1或PLL2的0延遲環(huán)境溫度范圍:–55°C至125°CLMK5C33216LMK04816LMK04808LMK04832-SPLMK04906LMK
    發(fā)表于 03-24 16:13

    超低抖動時鐘合成器的設計挑戰(zhàn)

    該應用筆記提出了超低抖動時鐘合成器的一種設計思路,其目標是產生2GHz時鐘時,邊沿之間的抖動< 100fs。分析和仿真結果表明,要達到這一抖動
    發(fā)表于 04-21 23:14 ?1048次閱讀
    <b class='flag-5'>超低</b><b class='flag-5'>抖動</b>時鐘<b class='flag-5'>合成器</b>的設計挑戰(zhàn)

    超低抖動時鐘合成器的設計挑戰(zhàn)

    摘要:該應用筆記提出了超低抖動時鐘合成器的一種設計思路,其目標是產生2GHz時鐘時,邊沿之間的抖動< 100fs。分析和仿真結果表明,要達到這一抖動
    發(fā)表于 04-22 09:35 ?431次閱讀
    <b class='flag-5'>超低</b><b class='flag-5'>抖動</b>時鐘<b class='flag-5'>合成器</b>的設計挑戰(zhàn)

    超低抖動時鐘合成器的設計挑戰(zhàn)

    摘要:該應用筆記提出了超低抖動時鐘合成器的一種設計思路,其目標是產生2GHz時鐘時,邊沿之間的抖動< 100fs。分析和仿真結果表明,要達到這一抖動
    發(fā)表于 04-25 09:54 ?657次閱讀
    <b class='flag-5'>超低</b><b class='flag-5'>抖動</b>時鐘<b class='flag-5'>合成器</b>的設計挑戰(zhàn)

    超低抖動時鐘合成器的設計挑戰(zhàn)

    摘要:該應用筆記提出了超低抖動時鐘合成器的一種設計思路,其目標是產生2GHz時鐘時,邊沿之間的抖動< 100fs。分析和仿真結果表明,要達到這一抖動
    發(fā)表于 05-08 10:19 ?587次閱讀
    <b class='flag-5'>超低</b><b class='flag-5'>抖動</b>時鐘<b class='flag-5'>合成器</b>的設計挑戰(zhàn)

    LTC6951:集成壓控振蕩數(shù)據(jù)表的超低抖動多輸出時鐘合成器

    LTC6951:集成壓控振蕩數(shù)據(jù)表的超低抖動多輸出時鐘合成器
    發(fā)表于 05-19 11:33 ?8次下載
    LTC6951:集成壓控振蕩<b class='flag-5'>器</b>數(shù)據(jù)表的<b class='flag-5'>超低</b><b class='flag-5'>抖動</b>多輸出時鐘<b class='flag-5'>合成器</b>

    超低抖動時鐘頻率合成器的設計挑戰(zhàn)

    本應用筆記介紹了超低抖動時鐘頻率合成器的設計思路。目標性能在2GHz時
    的頭像 發(fā)表于 01-16 11:09 ?2270次閱讀
    <b class='flag-5'>超低</b><b class='flag-5'>抖動</b>時鐘頻率<b class='flag-5'>合成器</b>的設計挑戰(zhàn)

    LMK04714-Q1符合JESD204B/C標準的汽車級、超低噪聲、雙環(huán)路時鐘抖動清除器數(shù)據(jù)表

    電子發(fā)燒友網站提供《LMK04714-Q1符合JESD204B/C標準的汽車級、超低噪聲、雙環(huán)路時鐘抖動清除器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-20 10:37 ?0次下載
    <b class='flag-5'>LMK</b>04714-Q1符合JESD204B/C標準的汽車級、<b class='flag-5'>超低</b>噪聲、雙環(huán)路時鐘<b class='flag-5'>抖動</b><b class='flag-5'>清除器</b>數(shù)據(jù)表

    LMK04610 超低噪聲和低功耗 JESD204B 兼容時鐘抖動清除器技術手冊

    LMK0461x 器件系列是業(yè)界性能最高、功耗最低的抖動清除器,支持 JESD204B。
    的頭像 發(fā)表于 09-13 09:35 ?1170次閱讀
    <b class='flag-5'>LMK</b>04610 <b class='flag-5'>超低</b>噪聲和低功耗 JESD204B 兼容時鐘<b class='flag-5'>抖動</b><b class='flag-5'>清除器</b><b class='flag-5'>技術</b><b class='flag-5'>手冊</b>

    LMK5C33414A:高性能網絡同步抖動清除器的深度剖析

    LMK5C33414A:高性能網絡同步抖動清除器的深度剖析 在無線通信和基礎設施應用領域,時鐘同步和抖動控制至關重要。TI推出的
    的頭像 發(fā)表于 02-06 15:40 ?223次閱讀

    低噪聲時鐘抖動清除器LMK04610:技術拆解與應用設計

    低噪聲時鐘抖動清除器LMK04610:技術拆解與應用設計 在電子設備的世界里,時鐘信號就如同心臟的跳動,穩(wěn)定而精準的時鐘對于各類系統(tǒng)的正常運行至關重要。今天,我們要深入探討的就是一款在
    的頭像 發(fā)表于 02-08 13:50 ?584次閱讀

    LMK0482x系列時鐘抖動清除器:高性能時鐘解決方案解析

    LMK0482x系列時鐘抖動清除器:高性能時鐘解決方案解析 在電子設計領域,時鐘信號的穩(wěn)定性和低抖動對于系統(tǒng)性能至關重要。LMK0482x系
    的頭像 發(fā)表于 02-09 10:15 ?122次閱讀

    探索LMK04100系列時鐘抖動清除器:特性、應用與設計要點

    探索LMK04100系列時鐘抖動清除器:特性、應用與設計要點 引言 在電子設計領域,時鐘信號的穩(wěn)定性和低抖動特性對于眾多應用至關重要。德州儀器(TI)的
    的頭像 發(fā)表于 02-09 10:55 ?156次閱讀

    LMK04000 系列低噪聲時鐘抖動清除器:功能、應用與設計指南

    LMK04000 系列低噪聲時鐘抖動清除器:功能、應用與設計指南 在電子設計領域,時鐘抖動的控制至關重要,它直接影響著系統(tǒng)的性能和穩(wěn)定性。TI 的
    的頭像 發(fā)表于 02-09 11:50 ?241次閱讀