AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織，以便幫助您查找當(dāng)前開(kāi)發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁(yè)面上訪問(wèn) AMD Versal 自適應(yīng) SoC 設(shè)計(jì)進(jìn)程。您還可以使用設(shè)計(jì)流程助手來(lái)更深入了解設(shè)計(jì)流程，并找到特定于預(yù)期設(shè)計(jì)需求的內(nèi)容。本文檔涵蓋了以下設(shè)計(jì)進(jìn)程：

嵌入式軟件開(kāi)發(fā)：基于硬件平臺(tái)來(lái)創(chuàng)建軟件平臺(tái)，并使用嵌入式 CPU 開(kāi)發(fā)應(yīng)用代碼。還涵蓋 XRT 和計(jì)算圖 API。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括：

第 2 章：在嵌入式設(shè)計(jì)中使用 MicroBlaze V 處理器

硬件、IP 和平臺(tái)開(kāi)發(fā)：為硬件平臺(tái)創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評(píng)估 AMD Vivado 時(shí)序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開(kāi)發(fā)硬件平臺(tái)。本文檔中適用于此設(shè)計(jì)進(jìn)程的主題包括：

第 3 章：含存儲(chǔ)器 IP 核的設(shè)計(jì)

第 4 章：IP integrator 中的復(fù)位和時(shí)鐘拓?fù)浣Y(jié)構(gòu)

器件工具流程概述

AMD Vivado 工具基于處理器提供了特定的編程流程。Vivado IDE 使用 IP integrator 搭配圖形化連接屏幕以指定器件、選擇外設(shè)和配置硬件設(shè)置。

您可使用 IP integrator 捕獲硬件平臺(tái)信息并導(dǎo)出 XML 格式的應(yīng)用程序，搭配其他數(shù)據(jù)文件來(lái)為 AMD 處理器開(kāi)發(fā)設(shè)計(jì)。各軟件設(shè)計(jì)工具使用 XML 來(lái)執(zhí)行以下任務(wù)。

創(chuàng)建并配置板級(jí)支持包（ BSP ）庫(kù)

推斷編譯器選項(xiàng)

對(duì)處理器邏輯（ PL ）進(jìn)行編程

定義 JTAG 設(shè)置

自動(dòng)執(zhí)行需要有關(guān)硬件的信息的其他操作

AMD MicroBlaze V 嵌入式處理器是精簡(jiǎn)指令集計(jì)算機(jī)（ RISC ）核，專(zhuān)為在 AMD 現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA 和自適應(yīng) SoC ）中實(shí)現(xiàn)而優(yōu)化。該核基于 RISC-V 開(kāi)源指令集架構(gòu)。

要?jiǎng)?chuàng)建嵌入式 MicroBlaze V 處理器設(shè)計(jì)，請(qǐng)參閱第 2 章：在嵌入式設(shè)計(jì)中使用 MicroBlaze V 處理器，以便了解如何使用 IP integrator 和其他 AMD 工具。如需了解更多處理器信息，請(qǐng)參閱《MicroBlaze V 處理器參考指南》（ UG1629 ）。

AMD 提供了設(shè)計(jì)工具，用于為 AMD 處理器開(kāi)發(fā)和調(diào)試軟件應(yīng)用，包括但不限于：

軟件 IDE

基于 GNU 的編譯器工具鏈

調(diào)試工具

這些工具支持您開(kāi)發(fā)無(wú)需操作系統(tǒng)的裸機(jī)應(yīng)用和用于基于開(kāi)源 Linux 操作系統(tǒng)的應(yīng)用。

AMD 提供硬件設(shè)計(jì)和軟件開(kāi)發(fā)集成，并支持集成流程向下延伸至 AMD Vitis 軟件平臺(tái)。Vitis 是獨(dú)立產(chǎn)品，可從 AMD 網(wǎng)站下載。如需了解有關(guān)該工具使用方法的更多信息，請(qǐng)參閱《Vitis 統(tǒng)一軟件平臺(tái)文檔》。

注釋?zhuān)篗icroBlaze V 要求使用 Vitis Unified IDE。

在嵌入式設(shè)計(jì)中使用 MicroBlaze V 處理器

AMD Vivado IDE IP integrator 是一款強(qiáng)大的工具，支持您將基于處理器的系統(tǒng)縫合在一起。

MicroBlaze V 嵌入式處理器是專(zhuān)為在 AMD 現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA ）中實(shí)現(xiàn)而優(yōu)化的精簡(jiǎn)指令集計(jì)算機(jī)（ RISC ）。

下圖顯示了該 MicroBlaze V 核的功能模塊框圖。

MicroBlaze V 處理器高度可配置。您可按設(shè)計(jì)所需選擇一組特定的功能特性。固定的處理器功能集包括：

32 個(gè) 32 位或 64 位通用寄存器

32 位指令字

32 位地址總線，可擴(kuò)展至 64 位

單發(fā)射流水線

除這些固定功能特性外，MicroBlaze V 處理器還包含參數(shù)化值，支持有選擇地啟用附加功能。

如需了解更多信息，請(qǐng)參閱《MicroBlaze V 處理器參考指南》（ UG1629 ）。

根據(jù)用戶要求，MicroBlaze V 可作為 32 位處理器或 64 位處理器來(lái)實(shí)現(xiàn)。一般來(lái)說(shuō)，除非無(wú)法滿足特定要求，否則 AMD 建議您選擇 32 位處理器實(shí)現(xiàn)。64 位處理器會(huì)將通用寄存器擴(kuò)展到 64 位，提供指令用于處理 64 位數(shù)據(jù)，并能使用最多 64 位地址對(duì)指令和數(shù)據(jù)進(jìn)行透明化尋址。

另請(qǐng)參閱《Triple Modular Redundancy（ TMR ）LogiCORE IP 產(chǎn)品指南》（ PG268 ），其中提供了適用于 AMD 器件的軟核錯(cuò)誤檢測(cè)、糾正和恢復(fù)。本指南描述了該解決方案所包含的 IP 核，并解釋了各種典型用例。