該ADS125H02是一款±20V輸入、24位、三角積分（ΔΣ）模數(shù)轉換器（ADC）。該ADC具有低噪聲可編程增益放大器（PGA）、內部基準電壓源、時鐘振蕩器以及信號或基準超出范圍監(jiān)視器。

與分立式解決方案相比，將寬輸入范圍、±18V PGA 和 ADC 集成到單個封裝中，可減少高達 50% 的電路板面積。
*附件：ads125h02.pdf

0.125 至 128 的可編程增益（對應于 ±20 V 至 ±20 mV 的等效輸入范圍），無需外部衰減器或外部增益級。1GΩ 最小輸入阻抗可減少傳感器負載引起的誤差。此外，低噪聲和低漂移性能允許直接連接到電橋、電阻溫度檢測器 （RTD） 和熱電偶傳感器。

數(shù)字濾波器可衰減 50 Hz 和 60 Hz 線路周期噪聲，數(shù)據(jù)速率≤ 50 SPS 或 60 SPS，以減少測量誤差。該濾波器還提供無延遲轉換數(shù)據(jù)，以在通道排序期間實現(xiàn)高數(shù)據(jù)吞吐量。

該ADS125H02采用5mm×5mm VQFN封裝，在–40°C至+125°C溫度范圍內完全額定。

特性

• ±20V 輸入、24 位 Δ-Σ ADC
• 可編程數(shù)據(jù)速率：2.5 SPS至40 kSPS
• 高壓、高阻抗 PGA：
  • 差分輸入范圍：高達 ±20 V
  • 可編程增益：0.125 至 128
  • 共模輸入電壓：高達 ±15.5 V
  • 輸入阻抗：1 GΩ（最小值）
• 高性能ADC：
  • 輸入噪聲：45 nV 有效值 （20 SPS）
  • CMRR：105 分貝
  • 50 Hz、60 Hz 時的正常模式抑制：95 dB
  • 失調漂移：5 nV/°C
  • 增益漂移：1 ppm/°C
  • INL：2 ppm
• 集成功能和診斷：
  • 2.5V 基準電壓源：3 ppm/°C 漂移
  • 時鐘振蕩器：2.5%誤差（最大值）
  • 勵磁電流源
  • GPIO 驅動外部多路復用器
  • 信號和參考電壓監(jiān)控器
  • 循環(huán)冗余校驗 （CRC）
• 電源：
  • AVDD：4.75 V 至 5.25 V
  • DVDD：2.7 V 至 5.25 V
  • HVDD：±5 V 至 ±18 V
• 工作溫度：–40°C 至 +125°C
• 5mm × 5mm VQFN 封裝

參數(shù)

方框圖

ADS125H02 是德州儀器推出的 24 位寬輸入范圍 ΔΣ ADC，核心優(yōu)勢是 ±20V 高壓輸入、可編程增益及低漂移特性，專為工業(yè) PLC、測試測量及傳感器信號采集場景設計。

一、核心參數(shù)與性能特性

1. 分辨率與精度 ：24 位分辨率（無失碼），INL 最大 ±4 ppm FSR，偏移漂移低至 5 nV/°C，增益漂移 1 ppm/°C；20 SPS 時輸入噪聲 45 nV???，CMRR 達 105 dB，50/60 Hz 工頻抑制比 95 dB。
2. 輸入與增益 ：支持 ±20V 差分輸入、±15.5V 共模輸入，輸入阻抗≥1 GΩ；可編程增益 0.125-128 倍，對應輸入范圍 ±20V 至 ±19.5 mV，無需外部衰減 / 放大電路。
3. 采樣與濾波 ：采樣率 2.5 SPS-40 kSPS，支持 Sinc1-Sinc5 及 FIR 濾波；FIR 模式可同時抑制 50/60 Hz 干擾，Sinc 濾波可優(yōu)化延遲與噪聲平衡。
4. 核心功能 ：內置 2.5 V 基準源（溫漂 3 ppm/°C）、溫度傳感器（精度 ±2.5°C）；集成兩路可編程激勵電流源（50 μA-3 mA）、4 路 GPIO（可驅動外部多路器）；具備 PGA 過載監(jiān)測、參考電壓監(jiān)測及 CRC 數(shù)據(jù)校驗功能。
5. 供電與接口 ：高壓電源 ±5V-±18V（或單端 10V-36V），模擬電源 4.75V-5.25V，數(shù)字電源 2.7V-5.25V；SPI 兼容接口，支持 CS1/CS2 雙片選，DOUT/DRDY 引腳兼具數(shù)據(jù)輸出與就緒指示功能。

二、應用場景

適用于工業(yè) PLC 模擬輸入模塊（電壓 / 電流信號）、熱電偶 / RTD 溫度測量、電池測試、高端電流檢測、高共模電壓信號采集等工業(yè)及測試測量場景。

三、封裝與訂購信息

• 采用 5mm×5mm 32 引腳 VQFN 封裝，帶裸露熱焊盤。
• 量產(chǎn)型號包括大卷帶（3000 片 / 卷）和小卷帶（250 片 / 卷）包裝，符合 RoHS 標準，引腳鍍層為 NIPDAU。
• MSL 等級 3，峰值回流溫度 260°C，工作溫度 - 40°C 至 125°C，滿足寬溫工業(yè)環(huán)境要求。

四、設計與支持建議

1. 硬件設計要點 ：電源去耦需在 HV_AVDD/HV_AVSS 引腳就近放置 0.1 μF+1 μF 電容，AVDD/DVDD 引腳搭配 10 μF+0.1 μF 電容；CAPP/CAPN 引腳需外接 1 nF C0G 電容優(yōu)化抗混疊濾波；參考引腳 REFOUT 需接 10 μF 濾波電容。
2. 布局規(guī)范 ：PCB 需劃分模擬與數(shù)字區(qū)域，數(shù)字跡線遠離模擬輸入及基準引腳；熱焊盤需焊接至地平面，降低熱阻；模擬地與數(shù)字地單點連接，避免串擾。