1.引言

現(xiàn)代便攜式電子設(shè)備與分布式電源系統(tǒng)對DC-DC變換器提出了高頻化、低EMI及快速瞬態(tài)響應的復合要求。恒定導通時間（COT）控制架構(gòu)憑借其環(huán)路結(jié)構(gòu)簡潔、瞬態(tài)響應迅速等固有優(yōu)勢，在降壓型Buck變換器領(lǐng)域獲得廣泛應用。然而，傳統(tǒng)COT架構(gòu)的開關(guān)頻率隨輸入電壓、負載電流及外部元件參數(shù)漂移而顯著變化，導致EMI頻譜難以預測、多相并聯(lián)時均流精度惡化，并可能引發(fā)音頻噪聲干擾等工程問題。國科安芯推出的ASP4644芯片采用雙鎖相環(huán)（Dual-PLL）協(xié)同控制架構(gòu)，通過內(nèi)置偽PLL與外同步PLL的級聯(lián)耦合機制，實現(xiàn)了開關(guān)頻率對外部參考時鐘或內(nèi)部可編程頻率的自適應精確跟蹤，為上述技術(shù)挑戰(zhàn)提供了一種創(chuàng)新的解決路徑。

2.系統(tǒng)架構(gòu)與功能劃分

ASP4644基于BCD工藝實現(xiàn)，其系統(tǒng)架構(gòu)體現(xiàn)功能模塊化設(shè)計理念，主要劃分為七大功能單元：

環(huán)路控制模塊（Loop） ：包含誤差放大器（EA）、軟啟動電路（SS）、電流采樣電路（CURRENTSENSE）、電流比較器（ICOMP）及反流比較器（IREV）。該模塊完成反饋電壓與基準電壓的比較放大、軟啟動斜坡生成、電感電流信息采樣及功率管通斷控制等核心閉環(huán)功能。

輸出電壓檢測模塊（Powergood） ：通過雙比較器架構(gòu)監(jiān)測反饋電壓VFB，當輸出電壓偏離額定值±10%時觸發(fā)保護狀態(tài)，并輸出PGOOD標志信號。

電源管理模塊（Powersupply） ：采用兩級降壓架構(gòu)，預偏置電路將3.6V-20V寬輸入電壓降至約2.5V，為基準及LDO提供前置穩(wěn)壓；內(nèi)部LDO輸出3.3V的INTVCC，為模擬控制電路供電。

頻率同步PLL模塊 ：由PFD、電荷泵（CP）、跨導OTA、RT電流產(chǎn)生電路、張弛振蕩器及分頻器構(gòu)成，實現(xiàn)振蕩器頻率的鎖定與多相相位生成。

時鐘同步PLL模塊 ：構(gòu)成外環(huán)頻率鎖定回路，通過調(diào)節(jié)Ton產(chǎn)生電路的充電電流，實現(xiàn)功率級開關(guān)頻率對參考時鐘的跟蹤。

開關(guān)邏輯模塊（SwitchLogic） ：實現(xiàn)占空比調(diào)控、死區(qū)時間管理、模式切換（FCCM/Burst）及各類保護邏輯的整合。

驅(qū)動模塊（Driver） ：采用多級放大結(jié)構(gòu)驅(qū)動上、下功率MOSFET，確保大尺寸功率管的快速開關(guān)。

3.雙PLL頻率同步機制原理

ASP4644的雙PLL架構(gòu)由外同步PLL與內(nèi)置偽PLL兩級構(gòu)成，二者通過跨導線性環(huán)實現(xiàn)信號耦合。

3.1 外同步PLL工作機制

外同步PLL的核心功能為實現(xiàn)振蕩器頻率的可編程設(shè)定或外部同步。當SYNC引腳懸空、接地或接電源時，時鐘選擇電路判定為無外同步狀態(tài)，振蕩器頻率由RT引腳外接電阻設(shè)定的電流決定；當檢測到有效外部時鐘信號時，PFD比較外部時鐘與振蕩器輸出相位，CP將相位誤差轉(zhuǎn)換為電壓，經(jīng)OTA轉(zhuǎn)化為電流調(diào)節(jié)振蕩器偏置，實現(xiàn)頻率鎖定。振蕩器采用六級差分環(huán)振結(jié)構(gòu)，每級通過電容充放電延遲產(chǎn)生相移，整體頻率由偏置電流與電容比值決定，并可通過 trimming 端口修調(diào)。

3.2 內(nèi)置偽PLL調(diào)控機制

內(nèi)置偽PLL構(gòu)成頻率鎖定外環(huán)，其參考頻率為振蕩器輸出fCLK，反饋信號來自SW節(jié)點經(jīng)電平轉(zhuǎn)換后的開關(guān)頻率。偽PLL的PFD輸出經(jīng)OTA轉(zhuǎn)換為調(diào)整電流Iclk，注入跨導線性環(huán)。該環(huán)路由雙極型晶體管Q1-Q4構(gòu)成，形成發(fā)射結(jié)電壓閉環(huán)約束。依據(jù)跨導線性原理，環(huán)路電流滿足約束關(guān)系：Q1集電極電流（含外同步電流IPLL與調(diào)整電流Iclk）與Q2集電極電流（VIN比例電流IIN）的乘積關(guān)系，決定了Q4輸出的Ton充電電流Ion，進而調(diào)節(jié)導通時間以修正開關(guān)頻率偏差。

3.3 時間超前AOT產(chǎn)生電路

AOT電路實現(xiàn)Ton與VOUT成正比、與VIN成反比的自適應特性。VIN比例電流通過匹配電阻網(wǎng)絡生成0.1×VIN采樣信號，經(jīng)V-I轉(zhuǎn)換后注入跨導線性環(huán)。Ton產(chǎn)生電路通過電容C的恒流充電過程計時，當電容電壓達到VON閾值時比較器翻轉(zhuǎn)，結(jié)束導通期。在Burst模式下，DCM_add信號控制附加電容并入，延長Ton以降低輕載開關(guān)頻率，提升效率。

4.關(guān)鍵模塊電路技術(shù)分析

4.1 基準源設(shè)計

電壓基準 ：采用三極管自偏置帶隙基準架構(gòu)，Q1與Q2電流密度比1:8產(chǎn)生PTAT電流，與VBE負溫度系數(shù)疊加輸出約1.25V基準。核心創(chuàng)新在于采用Q3-Q4電流密度匹配鉗位，替代傳統(tǒng)高增益運放，簡化電路并降低功耗。M6管作為隔離級，抑制VPRE波動對VBG的耦合，改善中低頻PSRR。啟動電路采用交叉耦合結(jié)構(gòu)，避免了零電流簡并態(tài)，無需額外啟動支路。

電流基準 ：采用運放緩沖結(jié)構(gòu)將VBG轉(zhuǎn)換為低溫度系數(shù)電流。運放選用 套筒式共源共柵架構(gòu) ，在3.3V電源下實現(xiàn)高增益與低失調(diào)的平衡。該結(jié)構(gòu)輸出的IREF為跨導OTA提供偏置，并生成輔助基準電壓。

4.2 內(nèi)部LDO設(shè)計

LDO采用PMOS功率管架構(gòu)，以滿足3.6V轉(zhuǎn)3.3V的低壓差要求。預偏置電路通過三極管交叉耦合與高壓DMOS管M1，將輸入電壓預降壓至2.5V，為差分輸入級供電。此設(shè)計顯著降低高壓器件使用比例，簡化版圖復雜度。功率管M14在低壓差條件下工作于深線性區(qū)，其導通電阻需滿足30mA滿載輸出能力。保護電路M15-M16在啟動或過流時鉗位M14柵極，防止VIN高壓輸入時柵氧擊穿。

設(shè)計權(quán)衡點 ：預偏置電阻R3的取值需在高壓輸入時的功耗與低壓輸入時的電流匹配之間折中。

4.3 高速比較器設(shè)計

ICOMP比較器 ：實現(xiàn)電感電流谷值與VC控制信號的比較，采用四級放大結(jié)構(gòu)。前兩級采用電阻負載預放大級，利用電阻的低寄生電容特性將主極點推向高頻，展寬帶寬。偏置電流采用PTAT設(shè)計，補償高溫下跨導衰減，確保-40℃至125℃范圍內(nèi)增益穩(wěn)定。電感電流采樣采用Rds(on)檢測技術(shù)，通過開關(guān)管陣列在導通期間采樣SW-PGND壓差，避免串聯(lián)檢流電阻的損耗。

反流比較器 ：采用三級放大結(jié)構(gòu)，第一級為電阻負載預放大，第二級五管差分對實現(xiàn)雙端轉(zhuǎn)單端，第三級共源放大進一步提升增益。通過PGND-SW分壓采樣判斷電流過零點，當下管電壓由負變正時關(guān)斷同步整流管，防止電流倒灌。

4.4 SW電平轉(zhuǎn)換電路

該電路實現(xiàn)高壓域SW信號到低壓域邏輯的快速轉(zhuǎn)換，為內(nèi)置偽PLL提供真實反饋。采用高壓DMOS管MN1做隔離，配合level shift結(jié)構(gòu)將信號轉(zhuǎn)換至3.3V邏輯域。

5.保護機制與模式管理

UVOV保護 ：采用遲滯比較器架構(gòu)，當VFB超出0.54V-0.66V窗口達10%時觸發(fā)。遲滯通過MN5反饋管注入失調(diào)電流實現(xiàn)，延時電容C1濾除瞬態(tài)毛刺。觸發(fā)后強制進入CCM模式并拉低PGOOD，確保系統(tǒng)級聯(lián)可靠性。

模式選擇 ：MODE引腳通過三態(tài)檢測電路識別三種狀態(tài)：接地為FCCM模式，接INTVCC或懸空為Burst模式，輸入時鐘則自動切換至外同步FCCM。外時鐘檢測電路利用窄脈沖充電機制，當頻率高于閾值時SYNCOK置位。

6.結(jié)論

ASP4644通過雙PLL級聯(lián)架構(gòu)與跨導線性環(huán)的協(xié)同設(shè)計，在理論層面為COT Buck變換器的頻率穩(wěn)定問題提供了創(chuàng)新解決方案。外同步PLL鎖定振蕩器頻率，內(nèi)置偽PLL調(diào)節(jié)導通時間，二者通過電流模式跨導線性環(huán)耦合，形成頻率-時間雙閉環(huán)控制。AOT電路實現(xiàn)輸入電壓前饋，提升瞬態(tài)響應速度；分級供電與敏感信號隔離設(shè)計增強了抗干擾能力。

審核編輯 黃宇