10月24日，我們舉辦了DC/DC轉(zhuǎn)換器設(shè)計(jì)入門網(wǎng)絡(luò)研討會?，F(xiàn)將研討會答疑環(huán)節(jié)中各位提出的問題及解答分三期公開。若能為各位解決難題提供參考，我們將深感榮幸。

DC/DC轉(zhuǎn)換器(設(shè)計(jì)入門篇)網(wǎng)絡(luò)研討會問答內(nèi)容公開：第1/3次

Q1請說明為何不宜更改推薦電感值(L值)?

A1： 這是為了確保PWM工作狀態(tài)下的相位補(bǔ)償穩(wěn)定性。

傳統(tǒng)DC/DC轉(zhuǎn)換器與運(yùn)算放大器等器件類似，采用電壓反饋方式。通過在誤差放大電路(Error Amp)外部添加相位補(bǔ)償元件，即可調(diào)節(jié)系統(tǒng)穩(wěn)定性。因此，L值原本可以相對自由地調(diào)整。

另一方面，對于目前主流的電流反饋方式且內(nèi)置開關(guān)型的DC/DC轉(zhuǎn)換器而言，反饋電流的大小與波形依賴于電感值(L值)。因此，當(dāng)更改L值時，可能會影響內(nèi)部控制的穩(wěn)定性。此外，

誤差放大電路的相位補(bǔ)償在多數(shù)情況下是內(nèi)置且固定的?；谶@些原因，產(chǎn)品通常會規(guī)定推薦L值的范圍。

另外，推薦的L值可能會根據(jù)輸入電壓(VIN)與輸出電壓(VOUT)及其比值而有所不同，詳情請參閱數(shù)據(jù)手冊。

如果允許出現(xiàn)“每兩脈沖一個紋波波形(即所謂的‘雙脈沖紋波’)”這種工作狀態(tài)，從理論上講也可以減小L值。但在這種情況下，IC內(nèi)部檢測到的電流波形會變得陡峭且振幅較大，可能導(dǎo)致內(nèi)部信號飽和或電流保護(hù)電路響應(yīng)異常等問題。因此，請務(wù)必謹(jǐn)慎。

Q2為了降低紋波，我想通過增大L值來抑制ΔIL。如果無法更改L值，還有哪些替代措施?

A2：過去，對于降壓型DC/DC轉(zhuǎn)換器，降低紋波通常通過增大L值來實(shí)現(xiàn)。

尤其是在使用ESR較大的電解電容的時代，抑制ΔIL尤為重要。

降壓DC/DC轉(zhuǎn)換器中，ΔIL可由以下公式表示：

ΔIL = (VIN - VOUT)/L × Duty/fosc

從公式可知，選用高頻振蕩頻率fosc的DC/DC轉(zhuǎn)換器是有效手段之一。通過高頻化設(shè)計(jì)，既能減小L值和C值，又能實(shí)現(xiàn)空間節(jié)省，并通過縮小電流環(huán)路面積降低EMI。但是，如果無法輕易提高fosc，則可在輸出電容(CL)方面采取措施，

具體包括：

▲增大CL的有效容值

▲采用ESR較小的電容

可以單獨(dú)采取其中一項(xiàng)，也可以同時使用兩項(xiàng)，以降低紋波。建議在IC規(guī)格允許范圍內(nèi)，盡可能使用容量較大的陶瓷電容。

此外，還可以在CL后端增加LC或RC型π濾波器，也能有效降低紋波。即使無法明確設(shè)計(jì)濾波器結(jié)構(gòu)，CL與負(fù)載側(cè)的去耦電容(CVDD)之間的布線阻抗，有時也能間接降低紋波。但需注意，這種方式可能帶來電源波動或噪聲源，因此需綜合評估整體電路。

需特別注意：在升壓型或反相型DC/DC轉(zhuǎn)換器中，輸出紋波值并非由ΔIL決定，而是由連續(xù)工作模式下的線圈電流(峰值電流)決定。這是因?yàn)閮H當(dāng)主開關(guān)關(guān)閉時才會向CL提供能量。

Q3電感器的額定電流應(yīng)預(yù)留多少余量?

A3、 電感的允許電流設(shè)定主要有以下兩種思路：

①希望利用DC/DC轉(zhuǎn)換器的電流限制功能防止后級電路過流

此種情況下，請確保電感的容許電流(ISAT, IRAT)滿足DC/DC轉(zhuǎn)換器的電流限制值(至少達(dá)到典型值typ)。

當(dāng)容許電流不足時，電流限制可能提前啟動，在輸出電流(IOUT)較低的應(yīng)用中看似不會出現(xiàn)問題。然而，由于電流限制電路存在延遲特性，峰值電流可能進(jìn)一步攀升，導(dǎo)致元件損壞或造成累積性損傷。

尤其在降壓比較高時，占空比(Duty)會變窄，保護(hù)電路的延遲影響將顯著放大。

② 前后級電流限制或熔絲保護(hù)功能完備的情況

此時請為電感工作峰值電流預(yù)留20～30%的余量。

穩(wěn)態(tài)工作時的峰值電流可通過以下敝公司的主頁鏈接的模擬工具確認(rèn)：

DC/DC模擬工具

https://product.torexsemi.com/ja/design-support/dcdc-simulation

但需注意：啟動階段及瞬態(tài)響應(yīng)期間可能出現(xiàn)更大峰值電流。請結(jié)合周邊元件及實(shí)際設(shè)備條件進(jìn)行充分驗(yàn)證。

Q4在評估DC/DC電感時 ，是否必須進(jìn)行尖峰噪聲(Spike Noise)測量?

A4：電感相關(guān)的輸出電壓(VOUT)上的尖峰噪聲，會受到多個因素的影響。

首先，如上述電流波形所示，電感容許電流不足導(dǎo)致峰值突出，則開關(guān)動作時產(chǎn)生的尖峰噪聲會變大。但僅憑尖峰噪聲的大小無法判斷電感容許電流的合理性，需要結(jié)合其他方法進(jìn)行驗(yàn)證。

通常開關(guān)速度越快，尖峰噪聲越大。因此，電感特性越好(損耗越小、寄生電容越小)，噪聲反而可能越大。

此外，線圈及其布線與周邊元件/布線的耦合也會產(chǎn)生噪聲，這主要受電感漏磁通或PCB布局影響。

綜上所述，VOUT上觀測到的尖峰噪聲，并不一定意味著“電感不好”，即使電感性能良好，也可能看到較大的尖峰噪聲。因此在評估和判定時需要特別注意。

此外，使用示波器觀測的尖峰噪聲，很多情況下主要是由探頭GND線與電路耦合引起的。下圖可供參考。

關(guān)于特瑞仕半導(dǎo)體株式會社

特瑞仕半導(dǎo)體株式會社(總公司：東京、東證第一部: 6616)從 1995年設(shè)立以來，作為國內(nèi)唯一的模擬電源IC的專業(yè)廠家，以「Powerfully Small」為產(chǎn)品制造追求的目標(biāo)，提供增加客戶產(chǎn)品的附加值的世界最小級的高效率模擬電源IC以及可以加快客戶產(chǎn)品開發(fā)的電源設(shè)計(jì)方案。

特瑞仕的產(chǎn)品以國內(nèi)為首，通過海外6家分公司7處銷售點(diǎn)銷往世界各地，被廣泛用于工業(yè)機(jī)器，汽車用品，通信，電腦產(chǎn)品，穿戴電子等市場。