以下文章來源于逍遙設(shè)計自動化，作者逍遙科技

引言

人工智能和機器學(xué)習(xí)應(yīng)用的爆炸式增長已經(jīng)將高性能計算系統(tǒng)推向極限。在訓(xùn)練日益復(fù)雜的AI模型時，計算需求從2010年的petaFLOPs飆升到今天的yottaFLOPs，預(yù)計到2030年將達到quettaFLOPs。這種大規(guī)模增長暴露出現(xiàn)代計算架構(gòu)中的一個關(guān)鍵瓶頸：芯片間數(shù)據(jù)傳輸所消耗的能量遠遠超過計算操作本身。要理解新興的3D電子-光子互連平臺如何解決這一挑戰(zhàn)，需要深入研究當(dāng)前銅基系統(tǒng)的根本限制以及光學(xué)技術(shù)提供的解決方案[1]。

01互連性能挑戰(zhàn)的本質(zhì)

在評估互連技術(shù)時，需要同時考慮多個性能維度。能效衡量傳輸每比特數(shù)據(jù)需要多少皮焦耳能量。帶寬密度表示給定區(qū)域可以流通多少數(shù)據(jù)，通常以每平方毫米千兆比特每秒來衡量。硅效率指收發(fā)器線路消耗多少芯片面積，而鏈路延遲則反映數(shù)據(jù)傳輸?shù)臅r間延遲。這些指標組合成一個綜合性能指標，揭示了不同互連方法在各種鏈路長度和應(yīng)用場景下的表現(xiàn)。

圖1：性能對比展示不同互連技術(shù)如何隨鏈路長度擴展，光學(xué)互連在較長距離保持優(yōu)異性能，而電氣互連僅在極短距離表現(xiàn)出色。

性能格局在不同互連類型中呈現(xiàn)出明顯的模式。使用銅傳輸線的傳統(tǒng)電氣互連在極短距離（如3D堆疊高帶寬存儲器模塊內(nèi)的連接）表現(xiàn)良好。然而，當(dāng)鏈路長度超過幾毫米時，性能會急劇下降。相比之下，光學(xué)互連在更長距離上保持穩(wěn)定的高性能，使其成為封裝內(nèi)芯片到芯片通信及更遠距離的理想選擇?？紤]所有性能因素后，光學(xué)方案變得更優(yōu)的交叉點出現(xiàn)在出乎意料的短距離處。

02銅與光的基礎(chǔ)物理學(xué)

要理解光學(xué)互連的優(yōu)勢，必須了解銅互連的物理限制。當(dāng)高速電信號通過銅傳輸線傳播時，會經(jīng)歷多種形式的衰減。導(dǎo)電損耗發(fā)生在電子遇到金屬電阻時。介電損耗源于導(dǎo)體周圍的絕緣材料。相鄰信號線之間的串?dāng)_會產(chǎn)生干擾并破壞數(shù)據(jù)。色散導(dǎo)致信號的不同頻率分量以不同速度傳播，使數(shù)字脈沖展寬并造成時序錯誤。這些損傷都會隨頻率和距離的增加而惡化，迫使設(shè)計者添加復(fù)雜且耗能的數(shù)字信號處理線路。

圖2：能效對比揭示了光學(xué)互連比電氣互連更節(jié)能的分界長度，在此分析中僅為15.1毫米。

考慮在8 Gbps數(shù)據(jù)速率下的實際對比。銅互連在極短鏈路中消耗相對適中的能量，但每比特能量隨距離呈指數(shù)增長。光學(xué)互連則保持幾乎恒定的能耗，與長度無關(guān)。對于這種配置，稱為分界長度的臨界轉(zhuǎn)換點出現(xiàn)在約15毫米處。當(dāng)考慮到銅鏈路需要用于均衡、糾錯和時鐘恢復(fù)的數(shù)字信號處理線路時，分界長度急劇縮短至僅2.5毫米。這些線路每比特可消耗20到1900飛焦耳，對電氣系統(tǒng)構(gòu)成顯著的能量負擔(dān)。

033D電子-光子架構(gòu)

提出的解決方案涉及通過光學(xué)硅通孔（TSOV）垂直穿過堆棧，將多個chiplet以3D方式堆疊并用光學(xué)互連連接。這種架構(gòu)從根本上改變了對芯片間通信的思考方式。高速連接不再局限于可放置銅凸塊的芯片邊緣，光信號可以從芯片區(qū)域的任何位置發(fā)出。堆棧中的每個chiplet都可以與同一堆棧或不同堆棧中的任何其他chiplet直接通信，創(chuàng)建真正的全局互連fabric。

圖3：3D chiplet堆疊平臺的架構(gòu)概覽，展示光學(xué)TSOV如何實現(xiàn)垂直通信，而傳統(tǒng)電氣TSV處理功率傳輸和低延遲控制信號。

該平臺巧妙地結(jié)合了電氣和光學(xué)領(lǐng)域的優(yōu)勢。傳統(tǒng)的硅通孔和2.5D互連繼續(xù)處理功率傳輸以及短距離、延遲敏感的通信，如緩存一致性內(nèi)存訪問。光學(xué)層接管所有高帶寬、長距離的數(shù)據(jù)移動。這種混合方法保持了與現(xiàn)有標準（如高帶寬內(nèi)存接口）的向后兼容性，同時通過波分復(fù)用實現(xiàn)帶寬密度的大幅提升。

04通過波長復(fù)用擴展帶寬密度

當(dāng)研究波分復(fù)用如何擴展容量時，這種光學(xué)方法的帶寬優(yōu)勢變得顯著。通過將一小部分電氣凸塊轉(zhuǎn)換為光學(xué)TSOV，然后在每個TSOV中復(fù)用多個波長通道，系統(tǒng)實現(xiàn)了電氣互連無法達到的帶寬密度。從每個TSOV僅4個波長通道開始就能提供有競爭力的性能，但擴展到32或64個通道可實現(xiàn)超過每平方毫米10太比特每秒的帶寬密度。

圖4：帶寬密度對比顯示具有不同波長數(shù)的3D光學(xué)互連在各種凸塊間距范圍內(nèi)超越電氣互連。

擴展數(shù)學(xué)對光學(xué)系統(tǒng)有利，因為基于面積的互連隨芯片邊長的平方擴展，而基于周邊的方法線性擴展。隨著芯片尺寸增長到30毫米邊長及以上，面積分布光學(xué)I/O的優(yōu)勢變得壓倒性。在55微米間距下，2%的凸塊轉(zhuǎn)TSOV轉(zhuǎn)換率可以匹配甚至超過最密集電氣互連的總帶寬，同時在更寬松的電氣互連密度下運行，簡化了功率傳輸網(wǎng)絡(luò)設(shè)計。

圖5：總帶寬隨芯片尺寸的擴展，說明基于面積的3D光學(xué)互連相對于基于周邊的2.5D光學(xué)方法的平方優(yōu)勢。

05使能技術(shù)與實現(xiàn)路徑

實現(xiàn)這一愿景需要幾項關(guān)鍵的使能技術(shù)。光學(xué)硅通孔代表了最核心的創(chuàng)新。這種結(jié)構(gòu)使用45度鏡面將光從水平波導(dǎo)重定向到穿過硅基板的垂直波導(dǎo)中。仿真顯示在通信C波段的耦合損耗低于1分貝，優(yōu)化設(shè)計可實現(xiàn)低至0.42分貝。使用Bosch刻蝕的制造已成功生產(chǎn)出20微米高、縱橫比為54:1的通孔，開發(fā)目標是100微米高度，縱橫比超過270:1。

圖6：TSOV結(jié)構(gòu)的詳細FDTD仿真模型，顯示45度鏡面部分和垂直波導(dǎo)每次轉(zhuǎn)換的損耗小于1分貝。

電子和光電子芯片chiplet的集成需要先進的鍵合技術(shù)。金錫共晶鍵合為最終實現(xiàn)無氣隙鍵合提供了路徑，這對TSOV的最佳對準是必需的。這種方法相比傳統(tǒng)焊料凸塊鍵合的優(yōu)勢在于能夠進行多級assembly而無回流風(fēng)險。目前的開發(fā)已實現(xiàn)超過22千克力的鍵合強度，芯片斷裂發(fā)生在鍵合斷裂之前，展示了穩(wěn)固的機械連接。

圖7：分步鍵合工藝開發(fā)，展示共晶冶金方法，實現(xiàn)可靠的芯片對芯片集成，無需面對與氣隙相關(guān)的對準挑戰(zhàn)。

光電子芯片和電子線路之間的寄生電容對接收器靈敏度和整體系統(tǒng)能效起決定性作用。直接鍵合互連技術(shù)將互連電容降低至僅7.2飛法，而傳統(tǒng)C4凸塊為31.6飛法。這種降低使得在25 Gbps下實現(xiàn)了創(chuàng)紀錄的負17.01分貝光調(diào)制幅度接收器靈敏度，能效達到191飛焦耳每比特。未來的單片集成可將總輸入電容降至3.2飛法，將靈敏度再提高8.36分貝，為最終目標100飛焦耳每比特或更低提供了清晰的路徑。

圖8：3D異構(gòu)收發(fā)器完整系統(tǒng)架構(gòu)，顯示共同設(shè)計的電子和光電子集成芯片以及使用波分復(fù)用的32個光學(xué)通道。

光學(xué)路由、先進鍵合和異構(gòu)集成方面的這些創(chuàng)新融合，創(chuàng)建了一個解決未來高性能計算可擴展性所有主要限制的平臺，在帶寬和密度方面實現(xiàn)節(jié)能通信。