該AFE5803是一種高度集成的模擬前端 （AFE） 解決方案，專為需要高性能和小尺寸的超聲系統(tǒng)而設(shè)計(jì)。該AFE5803集成了完整的時(shí)間增益控制 （TGC） 成像路徑。它還使用戶能夠選擇各種功率/噪聲組合之一，以優(yōu)化系統(tǒng)性能。因此，AFE5803是便攜式系統(tǒng)適用的超聲模擬前端解決方案。
*附件：afe5803.pdf

該AFE5803包含八通道壓控放大器 （VCA）、14/12 位模數(shù)轉(zhuǎn)換器 （ADC）。VCA 包括低噪聲放大器 （LNA）、壓控衰減器 （VCAT）、可編程增益放大器 （PGA） 和低通濾波器 （LPF）。LNA 增益可編程以支持 250 mV聚丙烯至 1 V聚丙烯輸入信號。LNA 還支持可編程有源端接。超低噪聲VCAT提供40 dB的衰減控制范圍，并提高了整體低增益信噪比，有利于諧波成像和近場成像。PGA 提供 24 dB 和 30 dB 的增益選項(xiàng)。在 ADC 之前，LPF 可以配置為 10 MHz、15 MHz、20 MHz 或 30 MHz，以支持不同頻率的超聲應(yīng)用。AFE5803中的高性能14bit/65 MSPS ADC可實(shí)現(xiàn)77dBFS SNR。它確保在低鏈增益下實(shí)現(xiàn)出色的信噪比。ADC的LVDS輸出可實(shí)現(xiàn)小型化系統(tǒng)所需的靈活系統(tǒng)集成。

該AFE5803采用 15mm × 9mm 135 引腳 BGA 封裝，額定工作溫度范圍為 0°C 至 85°C。 它還與AFE5807、AFE5808和AFE5808A引腳兼容。

特性

• 8通道完整模擬前端
  • LNA、VCAT、PGA、LPF、ADC
• 可編程增益低噪聲放大器 （LNA）
  • 24/18/12 dB增益
  • 0.25/0.5/1 伏聚丙烯線性輸入范圍
  • 0.63/0.7/0.9 nV/rtHz 輸入?yún)⒖荚肼?/li>
  • 可編程有源端接
• 40 dB低噪聲壓控衰減器（VCAT）
• 24/30 dB可編程增益放大器（PGA）
• 3^RD^訂購線性相位低通濾波器 （LPF）
  • 10、15、20、30 兆赫
• 14位模數(shù)轉(zhuǎn)換器（ADC）
  • 65 MSPS 時(shí)為 77 dBFS 信噪比
  • LVDS輸出
• 噪聲/功耗優(yōu)化（全鏈）
  • 158 mW/CH，0.75 nV/rtHz，65 MSPS
  • 1.1 nV/rtHz時(shí)為101 mW/CH，40 MSPS
• 出色的器件間增益匹配
  • ±0.5 dB（典型值）和 ±0.9 dB（最大值）
• 低諧波失真
• 快速一致的過載恢復(fù)
• 小型封裝：15 mm x 9 mm，135-BGA

參數(shù)

方框圖

AFE5803 是德州儀器（TI）推出的高集成度超聲模擬前端（AFE），核心優(yōu)勢為 8 通道并行采集、低噪聲、高采樣率與完整信號調(diào)理鏈，專為醫(yī)療超聲成像、無損檢測設(shè)備設(shè)計(jì)，文檔版本為 SLOS763A，發(fā)布于 2012 年 1 月，采用 15mm×9mm 135 引腳 BGA 封裝，工作溫度范圍 0°C 至 85°C，與 AFE5807/5808/5808A 引腳兼容，適配便攜式與高端超聲系統(tǒng)。

一、核心參數(shù)與性能特性

1. 基礎(chǔ)規(guī)格

• 信號調(diào)理性能 ：每通道集成 LNA、VCAT、PGA、3 階 LPF 與 ADC；LNA 增益可編程（12/18/24 dB），輸入?yún)⒖荚肼暤椭?0.63 nV/rtHz（24 dB 增益）；VCAT 提供 40 dB 衰減調(diào)節(jié)，PGA 增益可選 24/30 dB；LPF 帶寬可編程（10/15/20/30 MHz），適配不同超聲頻率需求。
• ADC 性能 ：14 位分辨率，采樣率 10 MSPS-65 MSPS；65 MSPS 時(shí) SNR 達(dá) 77 dBFS，THD≤-55 dBc，無丟失碼；通道間增益匹配 ±0.25 dB（典型）、器件間 ±0.5 dB（典型），保證多通道一致性。
• 接口與控制 ：LVDS 差分輸出（支持 12/14/16 位格式），數(shù)據(jù)速率最高 910 Mbps（14 位 65 MSPS）；SPI 串行接口（SCLK 最高 20 MHz）用于配置寄存器；支持單端 / 差分時(shí)鐘輸入，時(shí)鐘抖動(dòng) 450 fs rms，保證采樣精度。

2. 供電與功耗

• 供電范圍 ：模擬電源（AVDD）3.15 V-3.6 V，5V 模擬電源（AVDD_5V）4.75 V-5.5 V；ADC 模擬電源（AVDD_ADC）1.7 V-1.9 V，數(shù)字電源（DVDD）1.7 V-1.9 V，支持多電源域獨(dú)立供電。
• 功耗表現(xiàn) ：低噪聲模式下每通道 158 mW（65 MSPS），低功耗模式下 101.5 mW（40 MSPS）；掉電模式功耗低至 0.6 mW / 通道，支持快速上電 / 掉電切換（響應(yīng)時(shí)間≤2.5 ms），適配脈沖工作模式的超聲系統(tǒng)。

3. 集成功能特性

• 靈活輸入配置 ：支持可編程有源終端（50/100/200/400 Ω 預(yù)設(shè)，可自定義阻抗）；輸入線性范圍 250 mVPP-1 VPP（隨 LNA 增益變化），內(nèi)置輸入鉗位電路，過載恢復(fù)快速穩(wěn)定。
• 信號增強(qiáng)功能 ：內(nèi)置數(shù)字高通濾波器（HPF），截止頻率可調(diào)（50 kHz-200 kHz）；支持通道平均、數(shù)字增益（0-6 dB，0.2 dB 步進(jìn)）與偏移校正，優(yōu)化信號質(zhì)量；VCAT 支持模擬 / 數(shù)字雙控制模式，數(shù)字模式抑制控制噪聲，提升多普勒性能。
• 輔助功能 ：內(nèi)置 1.5 V/0.5 V 參考源（支持外部 1.4 V 參考輸入）；支持單通道 / 多通道獨(dú)立掉電，寄存器配置斷電保持；集成測試模式（信號發(fā)生器、斜坡 / 固定碼輸出），便于系統(tǒng)調(diào)試。

4. 封裝與環(huán)境適應(yīng)性

• 封裝類型 ：135 引腳 BGA 封裝（15mm×9mm），結(jié)到環(huán)境熱阻 34.1 °C/W，結(jié)到板熱阻 11.5 °C/W，暴露熱焊盤需接地優(yōu)化散熱，適配高密度 PCB 布局。
• 可靠性 ：ESD 防護(hù)（HBM ±2000 V、CDM ±500 V）；存儲(chǔ)溫度范圍 - 55°C 至 150°C，最大結(jié)溫 105°C，滿足醫(yī)療設(shè)備長期穩(wěn)定運(yùn)行需求。

二、工作模式與功能原理

1. 核心架構(gòu)

采用 “LNA→VCAT→PGA→LPF→ADC→LVDS 輸出” 全鏈路信號調(diào)理架構(gòu)，每通道獨(dú)立配置；通過 SPI 接口控制寄存器（ADC 寄存器 + VCA 寄存器），實(shí)現(xiàn)增益、帶寬、電源模式等參數(shù)調(diào)節(jié)；支持多通道同步采樣，時(shí)鐘樹網(wǎng)絡(luò)保證通道間采樣延遲一致性。

2. 主要工作模式

3. 關(guān)鍵功能細(xì)節(jié)

• 時(shí)間增益控制（TGC） ：通過 VCAT 的模擬控制電壓（VCNTL）或數(shù)字寄存器實(shí)現(xiàn) 40 dB 增益動(dòng)態(tài)調(diào)節(jié)，響應(yīng)時(shí)間≤1.5 μs，適配超聲遠(yuǎn)近場信號強(qiáng)度差異補(bǔ)償。
• 多功耗模式 ：低噪聲模式優(yōu)化噪聲性能（0.75 nV/rtHz），低功耗模式優(yōu)先降低功耗（1.1 nV/rtHz），用戶可根據(jù)系統(tǒng)需求權(quán)衡噪聲與功耗。
• LVDS 輸出靈活配置 ：支持 12 位（截尾）、14 位、16 位（補(bǔ)零）格式，幀時(shí)鐘（1X）與位時(shí)鐘（7X/6X/8X）同步輸出，便于 FPGA/ASIC 數(shù)據(jù)采集。

三、應(yīng)用場景與設(shè)計(jì)建議

1. 典型應(yīng)用領(lǐng)域

• 醫(yī)療超聲成像設(shè)備（B 超、多普勒超聲）、工業(yè)無損檢測設(shè)備（材料缺陷檢測）、高精度多通道數(shù)據(jù)采集系統(tǒng)。

2. 設(shè)計(jì)關(guān)鍵要點(diǎn)

• 電源設(shè)計(jì) ：多電源域獨(dú)立供電，每路電源就近并聯(lián) 0.1 μF 陶瓷電容與 10 μF 鉭電容濾波；AVSS 與 DVSS 單點(diǎn)接地，避免數(shù)字噪聲串?dāng)_模擬電路；CM_BYP、VHIGH 引腳需≥1 μF 電容 decoupling，抑制低頻噪聲。
• 輸入與時(shí)鐘設(shè)計(jì) ：模擬輸入通過 0.1 μF 電容 AC 耦合，INM 引腳并聯(lián) 15 nF 電容設(shè)置 HPF 截止頻率；有源終端需外接 1 μF 反饋電容；時(shí)鐘采用低抖動(dòng)源（如 CDCE72010），差分時(shí)鐘 AC 耦合輸入，單端時(shí)鐘需將 CLKM 接地。
• 布局與散熱 ：模擬信號路徑遠(yuǎn)離數(shù)字電路，LVDS 信號線等長布線（長度差≤3.81 mm），控制阻抗匹配；熱焊盤充分接地，避免高溫區(qū)域靠近模擬電路；電源平面分區(qū)設(shè)計(jì)，減少模擬 / 數(shù)字電源相互干擾。
• 掉電管理 ：根據(jù) PRF 動(dòng)態(tài)切換部分掉電 / 正常模式，降低平均功耗；掉電前保存寄存器配置，喚醒后快速恢復(fù)，避免重復(fù)初始化。