該AFE5807是一種集成的模擬前端（AFE）解決方案，專為 需要高性能和小型體積的超聲系統(tǒng)。AFE5807積分了 完整的時(shí)間增益控制（TGC）成像路徑和連續(xù)波多普勒（CWD）路徑。它還 允許用戶選擇多種功率/噪聲組合之一，以優(yōu)化系統(tǒng)性能。 因此，AFE5807不僅適用于高端，是超聲模擬前端的合適解決方案 系統(tǒng)，也適用于便攜式系統(tǒng)。
*附件：afe5807.pdf

該AFE5807包含八個(gè)12位電壓控制放大器（VCA）通道 模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器（ADC）和CW混頻器。VCA包括低噪聲放大器（LNA）， 電壓控制衰減器（VCAT）、可編程增益放大器（PGA）和低通濾波器（LPF）。 LNA增益可編程支持250 mVPP到1 VPP輸入信號(hào)?？删幊讨鲃?dòng)終端也由 LNA。超低噪聲VCAT提供40 dB的衰減控制范圍，整體性能有所提升 低增益信噪比，有利于諧波成像和近場(chǎng)成像。PGA提供增益選項(xiàng) 分別為24 dB和30 dB。在ADC之前，LPF可以配置為10 MHz、15 MHz、20 MHz或30 MHz 支持不同頻率的超聲應(yīng)用。高性能12位/80 MSPS ADC AFE5807中實(shí)現(xiàn)了70 dBFS的信噪比。它確保在低鏈增益下獲得優(yōu)異的信噪比。ADC的LVDS 輸出支持微型化系統(tǒng)所需的靈活系統(tǒng)集成。AFE5807 集成了低功耗無源混頻器和低噪聲加總放大器，實(shí)現(xiàn)片上CWD 光束成形器。每個(gè)模擬輸入信號(hào)可施加16個(gè)可選相位延遲。與此同時(shí) 獨(dú)特3^RD^以及5^th^有序諧波抑制 濾波器旨在增強(qiáng)連續(xù)波的靈敏度。

該AFE5807提供15毫米×9毫米、135針BGA封裝，規(guī)格如下： 作范圍為0°C至85°C。 它還與AFE5808、AFE5803和AFE5808A兼容針到針。 此外，AFE5809 也是該系列中另一具增強(qiáng)數(shù)字解調(diào)功能的成員。

特性

• 8通道完整模擬前端
  • LNA、VCAT、PGA、LPF、
    ADC和CW混音器
• 可編程增益低噪聲放大器（LNA）
  • 24/18/12 dBGain
  • 0.25/0.5/1 VPP線性輸入范圍
  • 0.63/0.7/0.9 nV/rtHz IRN（低噪聲模式）
  • 0.99/1.0/1.05 nV/rtHz IRN（低功耗模式）
  • 可編程主動(dòng)終端
• 40 dB 低噪聲電壓控制衰減器（VCAT）
• 24/30 dB 可編程增益放大器（PGA）
• 3^RD^有序線性相位低通濾波器（LPF）
  • 10、15、20、30 MHz
• 12位模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器（ADC）
  • 70 dBFS 信噪比，80 MSPS
  • LVDS輸出
• 噪聲/功耗優(yōu)化（全鏈）
  • 117 mW/CH，功率1.05 nV/rtHz，80 MSPS
  • 159 mW/CH，功率為0.75 nV/rtHz，80 MSPS
  • 連續(xù)波模式下80毫瓦/CH
• 卓越的設(shè)備間增益匹配
  • ±0.5 dB（典型）和±1 dB（最大）
• 低諧波失真
• 快速且持續(xù)的過載恢復(fù)
• 連續(xù)波多普勒（CWD）被動(dòng)混頻器
  • 低近相位噪聲 – 1 KHz
    時(shí)156 dBc/Hz，從2.5 MHz載波起
  • 相位分辨率為1/16和lamba;
  • 支持16X、8X、4X和1X連續(xù)時(shí)鐘
  • 3檔12dB抑制^RD^以及5^th^諧波
  • 柔性輸入時(shí)鐘
• 小封裝：15毫米×9毫米，135-BGA
• 應(yīng)用
  • 醫(yī)學(xué)超聲成像
  • 無損評(píng)估設(shè)備

參數(shù)

方框圖

AFE5807 是德州儀器（TI）推出的全集成 8 通道超聲模擬前端（AFE），專為醫(yī)療超聲成像和無損檢測(cè)設(shè)備設(shè)計(jì)，集成低噪聲放大器、壓控衰減器、可編程增益放大器、低通濾波器、ADC 及 CW 混頻器，支持時(shí)間增益控制（TGC）成像和連續(xù)波多普勒（CWD）兩種工作模式，憑借低噪聲、高采樣率及靈活的功率優(yōu)化特性，適配從便攜式到高端超聲系統(tǒng)的各類需求。

一、芯片基礎(chǔ)信息與核心特性

1. 基礎(chǔ)規(guī)格

• 型號(hào)與定位 ：文檔編號(hào) SLOS703C，初始發(fā)布于 2010 年 9 月，2013 年 5 月修訂，與 AFE5803/AFE5808/AFE5808A 引腳兼容，AFE5809 為其增強(qiáng)數(shù)字解調(diào)版本。
• 供電與溫度 ：模擬電源 3.15V-3.6V（AVDD）、4.75V-5.5V（AVDD_5V），ADC 模擬電源 1.7V-1.9V（AVDD_ADC），數(shù)字電源 1.7V-1.9V（DVDD）；工作溫度 0°C 至 85°C，存儲(chǔ)溫度 - 55°C 至 150°C。
• 封裝形式 ：135 引腳 15mm×9mm BGA 封裝（型號(hào) ZCF），底部帶熱焊盤，結(jié)到環(huán)境熱阻 34.1°C/W，適配高密度 PCB 布局。

2. 核心性能指標(biāo)

• 信號(hào)鏈性能 ：LNA 增益可編程為 12/18/24 dB，輸入?yún)⒖荚肼暤椭?0.63 nV/√Hz（低噪聲模式）；40 dB 壓控衰減器（VCAT）實(shí)現(xiàn)線性衰減；PGA 增益可選 24/30 dB；3 階低通濾波器（LPF）帶寬可配置為 10/15/20/30 MHz。
• ADC 性能 ：12 位分辨率，最高采樣率 80 MSPS，SNR 達(dá) 70 dBFS，無失碼；支持 10/12/14/16 位 LVDS 輸出格式，通道間增益匹配典型值 ±0.5 dB，最大 ±1 dB。
• CW 模式性能 ：集成無源 CW 混頻器和求和放大器，支持 16X/8X/4X/1X 時(shí)鐘模式，相位分辨率 1/16λ（22.5° 步進(jìn)）；1 kHz 偏移處相位噪聲低至 - 156 dBc/Hz，3 次和 5 次諧波抑制達(dá) 12 dB 以上。
• 功耗優(yōu)化 ：支持低噪聲、中等功率、低功率三種模式，TGC 模式每通道功耗 80 mW-159.5 mW，CW 模式低至 80 mW / 通道；支持部分 / 完全掉電模式，掉電功耗僅 0.6 mW / 通道。

二、關(guān)鍵功能模塊與工作原理

1. 核心功能模塊

• TGC 成像路徑 ：每通道包含 LNA（低噪聲放大）→VCAT（壓控衰減，0~-40 dB）→PGA（可編程增益）→LPF（抗混疊濾波）→ADC（模數(shù)轉(zhuǎn)換）流程，通過 VCNTL 引腳的差分電壓控制衰減量，實(shí)現(xiàn)動(dòng)態(tài)增益調(diào)整。
• CWD 路徑 ：集成 8 通道無源混頻器和低噪聲求和放大器，支持 16 級(jí)相位延遲調(diào)整（0°-337.5°，步長(zhǎng) 22.5°），可實(shí)現(xiàn)多通道信號(hào)相干疊加，適配超聲多普勒血流檢測(cè)需求。
• ADC 與數(shù)字接口 ：12 位 ADC 支持 10-80 MSPS 采樣率，LVDS 輸出格式（幀時(shí)鐘 1X、位時(shí)鐘 6X/7X），數(shù)據(jù)分辨率可配置為 10/12/14/16 位；支持?jǐn)?shù)字高通濾波、偏移校正和數(shù)字增益調(diào)整（0 dB-6 dB，步長(zhǎng) 0.2 dB）。
• 靈活控制 ：通過 SPI 接口（SEN/SCLK/SDATA/SDOUT）配置寄存器，支持單通道獨(dú)立增益控制、有源終端阻抗編程（50/100/200/400 Ω）及多芯片同步。

2. 工作模式與功率管理

• 雙工作模式 ：TGC 模式用于超聲成像，支持快速增益切換（響應(yīng)時(shí)間 1.5 μs）；CW 模式用于多普勒檢測(cè)，可關(guān)閉冗余模塊降低功耗。
• 功率優(yōu)化 ：支持部分掉電（快速喚醒，響應(yīng)時(shí)間 2 μs）和完全掉電（最低功耗），可通過引腳或寄存器獨(dú)立控制 LNA、VCAT、PGA、ADC 的電源狀態(tài)，適配低功耗場(chǎng)景。

三、應(yīng)用場(chǎng)景與設(shè)計(jì)建議

1. 典型應(yīng)用

• 醫(yī)療超聲 ：超聲診斷設(shè)備的信號(hào)接收前端，支持 B 超、彩色多普勒、連續(xù)波多普勒等多種成像模式。
• 無損檢測(cè) ：工業(yè)無損檢測(cè)設(shè)備的超聲信號(hào)采集與處理，適配高分辨率檢測(cè)需求。

2. 設(shè)計(jì)注意事項(xiàng)

• 電源與接地 ：模擬地（AVSS）與數(shù)字地（DVSS）需共地且電位差控制在 0.3V 內(nèi)；各電源引腳就近并聯(lián) 0.1 μF 去耦電容，AVDD_5V、AVDD 等主電源需額外并聯(lián) 10 μF 大電容，降低電源噪聲。
• 信號(hào)匹配 ：LNA 輸入需 AC 耦合（推薦 0.1 μF 電容），INM 引腳需并聯(lián)≥15 nF 旁路電容設(shè)定高通濾波截止頻率；LVDS 輸出需匹配 100 Ω 差分阻抗，走線長(zhǎng)度差異控制在 3.81 mm 內(nèi)。
• ESD 防護(hù) ：芯片 ESD 額定值為人體放電模型（HBM）2000 V、帶電器件模型（CDM）500 V，PCB 設(shè)計(jì)需加入 ESD 防護(hù)元件，操作時(shí)避免靜電損壞。
• 時(shí)鐘設(shè)計(jì) ：ADC 和 CW 時(shí)鐘推薦使用低抖動(dòng)時(shí)鐘源（如 LMK048X/CDCM7005），差分時(shí)鐘幅度建議≥0.7 Vpp，確保低相位噪聲和采樣穩(wěn)定性。

四、關(guān)鍵寄存器與配置要點(diǎn)

1. 核心寄存器功能

• VCA 配置 ：通過 Reg52 [14:13] 設(shè)置 LNA 增益，Reg51 [3:1] 配置 LPF 帶寬，Reg52 [7:6] 選擇有源終端阻抗，Reg53 [11:10] 切換功率模式。
• ADC 配置 ：Reg4 [2:0] 選擇輸出分辨率，Reg2 [12] 開啟低延遲模式（8 個(gè)時(shí)鐘周期），Reg3 [14:13] 配置 LVDS 序列化速率。
• CW 模式配置 ：Reg54 [11:10] 選擇 CW 時(shí)鐘模式（16X/8X/4X/1X），Reg55/56 配置各通道混頻器相位延遲，Reg54 [4:0] 設(shè)定求和放大器反饋電阻。