在電子工程師的日常工作中，模數(shù)轉(zhuǎn)換器（ADC）是極其關(guān)鍵的組件，其性能直接影響到整個系統(tǒng)的質(zhì)量和穩(wěn)定性。今天，我們要深入探討的是德州儀器（Texas Instruments）推出的ADS5237，一款具備高性能、高動態(tài)范圍的雙路10位流水線式ADC。

文件下載：ads5237.pdf

一、ADS5237核心特性

1. 電源與性能優(yōu)勢

ADS5237采用單+3.3V電源供電，這種設(shè)計簡化了電源管理，降低了系統(tǒng)復(fù)雜度。在性能方面，它表現(xiàn)出色，在輸入頻率f = 5MHz時，信噪比（SNR）高達(dá)61.7dBFS，能夠有效減少噪聲干擾，為信號處理提供清晰、準(zhǔn)確的基礎(chǔ)。同時，其總功耗較低，使用內(nèi)部參考時為366mW，使用外部參考時為330mW，有助于降低系統(tǒng)的整體能耗，延長設(shè)備的續(xù)航時間。

2. 高精度與靈活性

該ADC的微分非線性（DNL）低至±0.1LSB，積分非線性（INL）同樣控制在±0.1LSB以內(nèi)，確保了轉(zhuǎn)換的高精度和線性度。此外，它還具有靈活的輸入范圍，可在1.5V至特定值之間進(jìn)行調(diào)整，能夠適應(yīng)不同的輸入信號要求，為工程師在設(shè)計時提供了更多的選擇和靈活性。

3. 封裝與應(yīng)用廣泛

ADS5237采用TQFP - 64封裝，這種封裝形式便于焊接和安裝，適合大規(guī)模生產(chǎn)。其應(yīng)用領(lǐng)域十分廣泛，涵蓋了通信中頻處理、通信基站、測試設(shè)備、醫(yī)學(xué)成像、視頻數(shù)字化和CCD數(shù)字化等多個領(lǐng)域，能夠滿足不同行業(yè)的需求。

二、電氣特性詳解

1. 直流精度

在直流精度方面，ADS5237表現(xiàn)卓越。偏移誤差控制在±0.75%FS以內(nèi)，偏移溫度系數(shù)為+6ppm/°C，能夠在不同的溫度環(huán)境下保持穩(wěn)定的性能。通道內(nèi)的固定衰減為1%FS，通道間的增益誤差和參考誤差也控制在較小范圍內(nèi)，增益誤差溫度系數(shù)為+40ppm/°C，確保了在不同條件下的高精度轉(zhuǎn)換。

2. 功率需求

ADS5237的功率需求根據(jù)參考模式的不同而有所變化。使用內(nèi)部參考時，總功耗為366mW；使用外部參考時，總功耗為330mW。在不同的工作模式下，如模擬部分（AVDD）和輸出驅(qū)動器（VDRV）的功耗也有明確的規(guī)定，這有助于工程師在設(shè)計時合理規(guī)劃電源，確保系統(tǒng)的穩(wěn)定運行。

3. 參考電壓

內(nèi)部參考電壓VREFT為2.0V，VREFB為1.0V，VCM為1.5V，這些參考電壓為ADC的正常工作提供了穩(wěn)定的基準(zhǔn)。外部參考電壓也有明確的范圍要求，VREFT為1.875V至2.0V，VREFB為1.0V至1.125V，工程師可以根據(jù)實際需求選擇合適的參考模式。

4. 轉(zhuǎn)換特性

ADS5237的采樣率范圍為20至65MSPS，數(shù)據(jù)延遲為6個時鐘周期。在不同的采樣率下，其各項電氣特性都有相應(yīng)的規(guī)定，如時鐘輸入和輸出的電壓、占空比等，這些參數(shù)對于確保ADC的正常工作和高性能轉(zhuǎn)換至關(guān)重要。

三、應(yīng)用信息剖析

1. 工作原理

ADS5237采用先進(jìn)的開關(guān)電容流水線架構(gòu)，基于先進(jìn)的低電壓CMOS工藝制造。每個通道的ADC核心由多位和單位內(nèi)部流水線級組成，通過數(shù)字誤差校正邏輯確保了10位級別的優(yōu)異微分線性度和無丟失碼。轉(zhuǎn)換過程由外部時鐘的上升沿觸發(fā)，輸入信號被采樣保持放大器捕獲后，在流水線級中依次轉(zhuǎn)換，最終輸出10位并行數(shù)據(jù)，編碼格式可以是直偏二進(jìn)制（SOB）或二進(jìn)制補(bǔ)碼（BTC）。

2. 輸入配置

其模擬輸入采用差分采樣保持架構(gòu)，通過開關(guān)電容技術(shù)實現(xiàn)。輸入電路中包含低通RC濾波器，可有效濾除噪聲。輸入信號在兩個4pF電容上采樣，這種設(shè)計有助于提高輸入信號的質(zhì)量和穩(wěn)定性。

3. 輸入驅(qū)動配置

• 變壓器耦合接口：當(dāng)需要將單端信號轉(zhuǎn)換為差分信號驅(qū)動ADS5237時，RF變壓器是一個不錯的選擇。選擇的變壓器必須有中心抽頭，以便施加共模直流電壓（VCM）來偏置轉(zhuǎn)換器輸入。通過交流接地中心抽頭，可以在次級繞組上產(chǎn)生差分信號擺幅。使用升壓變壓器可以在不引入額外噪聲源的情況下實現(xiàn)信號放大，同時減小源信號的擺幅可能有助于改善失真性能。
• 直流耦合輸入與差分放大器：對于需要直流耦合差分放大器的應(yīng)用，可以使用如THS4503等放大器來驅(qū)動ADS5237。THS4503可以輕松實現(xiàn)單端到差分的轉(zhuǎn)換，降低了組件成本。通過將THS4503的VOCM引腳直接連接到ADS5237的共模引腳（CM），可以設(shè)置轉(zhuǎn)換器輸入所需的偏置電壓。在電路設(shè)計中，可以通過添加小電容與反饋電阻并聯(lián)來實現(xiàn)更高的增益，并創(chuàng)建低通濾波器。由于THS4503驅(qū)動的是容性負(fù)載，在輸出端添加小串聯(lián)電阻可以確保穩(wěn)定運行。

4. 輸入過壓恢復(fù)

ADS5237支持的差分滿量程輸入范圍為2V。在正常工作時，IN和IN可以在1V至2V之間擺動。該ADC特別設(shè)計用于處理4V的過壓差分峰 - 峰值電壓。如果在過載時輸入共模電壓與VCM的差異不超過300mV，預(yù)計在三個時鐘周期內(nèi)即可從過壓輸入條件中恢復(fù)。

5. 參考電路

• 內(nèi)部參考：ADS5237的正常工作所需的所有偏置電流通過外部電阻ISET設(shè)置。使用56.2kΩ電阻可產(chǎn)生約20μA的內(nèi)部參考電流。內(nèi)部參考電路提供的共模電壓輸出（CM）通常為+1.5V，該引腳有獨立的緩沖放大器，可向外部電路提供高達(dá)±2mA的電流，用于輸入信號的電平轉(zhuǎn)換和偏置。使用內(nèi)部參考模式時，需要將INT/EXT引腳置為高電平。同時，在參考引腳REF和REFB上需要使用陶瓷0.1μF電容進(jìn)行高頻旁路。
• 外部參考：ADS5237也支持使用外部參考電壓。在外部參考模式下，需要在REF引腳施加外部頂部參考電壓，在REFB引腳施加外部底部參考電壓，并將INT/EXT引腳置為低電平。此時，內(nèi)部參考緩沖器處于三態(tài)。外部參考電路需要提供至少1mA的平均開關(guān)電流，外部參考電壓的范圍為VREFT在+1.875V至+2.0V之間，VREFB在+1.0V至+1.125V之間，從而可以將滿量程輸入范圍設(shè)置在1.5VPP至特定值之間。

6. 時鐘輸入

ADS5237需要單端時鐘源，時鐘輸入為CMOS兼容邏輯輸入，輸入阻抗約為5pF。隨著輸入頻率的增加，時鐘抖動對信噪比（SNR）的影響變得更加顯著。該轉(zhuǎn)換器本身指定的抖動為低至1.0ps（rms），為了保持良好的SNR性能，特別是在高頻采樣應(yīng)用中，建議使用低抖動的時鐘源。當(dāng)采樣頻率低于輸入頻率（欠采樣）時，這一點尤為關(guān)鍵?？梢允褂霉?SNR = 20 log {10} \frac{1}{(2 \pi f{IN} t_{JA})}$來計算給定輸入頻率和時鐘抖動下可實現(xiàn)的SNR。當(dāng)采樣時鐘速率低于約2MSPS時，ADS5237會進(jìn)入掉電模式，當(dāng)采樣速率高于該閾值時，會自動恢復(fù)正常工作。

7. PLL控制

ADS5237內(nèi)部的PLL默認(rèn)啟用，它允許較寬范圍的時鐘占空比。在占空比高達(dá)40% - 60%時可獲得良好的性能，但電氣規(guī)格保證的占空比范圍為45% - 55%。PLL自動將最小工作頻率限制為20MSPS。對于低于20MSPS的操作，可以通過串行接口對內(nèi)部寄存器進(jìn)行編程來禁用PLL。禁用PLL后，時鐘速度可以低至2MSPS，但此時時鐘占空比需要更接近50%。

8. 輸出信息

ADS5237提供兩個通道，每個通道有10個數(shù)據(jù)輸出（D9至D0，D9為MSB，D0為LSB），以及數(shù)據(jù)有效輸出（DVA和DVB）和過范圍指示輸出（OVRA和OVRB）。輸出電路經(jīng)過精心設(shè)計，以最小化數(shù)據(jù)切換瞬變產(chǎn)生的噪聲，并避免其耦合到ADC的模擬部分。

9. 數(shù)據(jù)輸出格式

ADS5237提供兩種數(shù)據(jù)輸出格式：直偏二進(jìn)制（SOB）和二進(jìn)制補(bǔ)碼（BTC）。輸出編碼的選擇由MSBI引腳控制，由于MSBI引腳有內(nèi)部下拉電阻，默認(rèn)情況下ADS5237以SOB碼工作。將MSBI引腳置為高電平可啟用BTC編碼。

10. 輸出使能

ADS5237的數(shù)字輸出可以通過輸出使能引腳（OEA和OEB）設(shè)置為高阻抗（三態(tài)）。內(nèi)部下拉電阻將輸出配置為正常工作的使能模式，施加邏輯高電壓可禁用輸出。需要注意的是，OE功能不適合動態(tài)操作，因為這可能導(dǎo)致轉(zhuǎn)換結(jié)果出錯。

11. 過范圍指示

當(dāng)模擬輸入電壓超過參考電壓設(shè)定的滿量程范圍時，ADS5237會檢測到過范圍條件。每個通道獨立監(jiān)測輸入電壓，過范圍指示引腳（引腳9和39）可讀取當(dāng)前狀態(tài)。當(dāng)輸入電壓在定義的輸入范圍內(nèi)時，輸出為低電平；當(dāng)施加的信號超過滿量程范圍時，輸出變?yōu)楦唠娖?。OVR輸出與相應(yīng)采樣模擬輸入電壓的數(shù)據(jù)輸出一起更新，因此OVR狀態(tài)與數(shù)字?jǐn)?shù)據(jù)具有相同的流水線延遲（六個時鐘周期）。

12. 輸出負(fù)載

建議數(shù)據(jù)輸出線上的容性負(fù)載盡可能低，最好低于15pF。較高的容性負(fù)載會在數(shù)字輸出變化時產(chǎn)生較大的動態(tài)電流，這些高電流浪涌可能反饋到ADS5237的模擬部分，對設(shè)備性能產(chǎn)生不利影響。如有必要，可以在轉(zhuǎn)換器輸出引腳附近使用外部緩沖器或鎖存器來最小化容性負(fù)載。

13. 串行接口

ADS5237具有串行接口，可用于對內(nèi)部寄存器進(jìn)行編程。當(dāng)SEL連接到'0'時，串行接口禁用；當(dāng)SEL連接到'1'時，串行接口啟用，此時SEL還充當(dāng)復(fù)位信號。在電源穩(wěn)定后，需要在SEL引腳上施加一個低電平脈沖，以使所有內(nèi)部寄存器復(fù)位為默認(rèn)值'0'（非活動狀態(tài)）。如果不進(jìn)行復(fù)位，寄存器在上電時可能處于非默認(rèn)狀態(tài)，這可能導(dǎo)致設(shè)備故障。

14. 掉電模式

ADS5237有掉電引腳STPD，默認(rèn)情況下內(nèi)部下拉電阻使設(shè)備處于正常工作模式。將STPD引腳置為高電平會使設(shè)備進(jìn)入掉電模式，此時參考和時鐘電路以及所有通道都將掉電，設(shè)備功耗降至低于90mW。如前所述，當(dāng)時鐘速度低于2MSPS時，ADS5237也會進(jìn)入掉電模式。當(dāng)STPD被拉高時，驅(qū)動REF和REFB的內(nèi)部緩沖器處于三態(tài)，輸出電壓約為AVDD電壓的一半。從掉電模式恢復(fù)的速度取決于REF和REFB引腳上的外部電容值。對于REF和REFB上的電容小于1μF的情況，參考電壓在小于500μs內(nèi)可穩(wěn)定到其穩(wěn)態(tài)值的1%以內(nèi)。當(dāng)串行接口啟用時，也可以通過串行接口選擇性地對兩個通道中的任意一個進(jìn)行掉電操作。此外，ADS5237還有一個內(nèi)部電路，用于監(jiān)測時鐘停止?fàn)顟B(tài)。如果ADCLK停止時間超過250ns，或者運行速度低于2MHz，該監(jiān)測電路會生成一個邏輯信號，使設(shè)備進(jìn)入部分掉電狀態(tài)，從而降低設(shè)備功耗。從這種部分掉電狀態(tài)恢復(fù)大約需要100μs。

四、布局與去耦注意事項

1. 電源與接地

在布局設(shè)計中，ADS5237應(yīng)被視為模擬組件，其電源引腳應(yīng)連接到干凈的模擬電源。因為數(shù)字電源通常攜帶較高的開關(guān)噪聲，可能會耦合到轉(zhuǎn)換器中，降低設(shè)備性能。輸出緩沖器電源引腳（VDRV）也應(yīng)連接到低噪聲電源，相鄰數(shù)字電路的電源可能存在較大的電流瞬變，因此在連接到轉(zhuǎn)換器的VDRV引腳之前，需要對電源電壓進(jìn)行濾波。所有接地引腳應(yīng)直接連接到模擬地。

2. 旁路電容

由于ADS5237的高采樣頻率，會產(chǎn)生高頻電流瞬變和噪聲（時鐘饋通），這些噪聲會反饋到電源和參考線路中。為了減少這種影響，所有AVDD引腳可以使用0.1μF陶瓷片式電容（尺寸為0603或更?。┻M(jìn)行旁路，輸出緩沖器電源引腳VDRV也可以采用類似的方法。為了最小化引線和走線電感，電容應(yīng)盡可能靠近電源引腳放置。在允許雙面安裝組件的情況下，最好將電容直接放置在封裝下方。此外，還可以在主電源引腳上使用較大的雙極去耦電容（2.2μF至10μF），這些電容在低頻下有效，可以放置在ADC附近（<0.5英寸）的PCB上。

3. 對稱布局

如果ADS5237的模擬輸入采用差分驅(qū)動，優(yōu)化為高度對稱的布局尤為重要。微小的走線長度差異可能會導(dǎo)致相移，影響失真性能。因此，使用兩個單運放而不是一個雙運放可以實現(xiàn)更對稱的布局和更好的寄生電容匹配。ADS5237的四方扁平封裝引腳布局采用了直通式設(shè)計，模擬輸入位于封裝的一側(cè)，數(shù)字輸出位于另一側(cè)，這種設(shè)計在模擬和數(shù)字連接之間提供了良好的物理隔離。在設(shè)計布局時，要確保模擬信號走線與任何數(shù)字線路分開，以防止噪聲耦合到模擬部分。

4. 時鐘與輸出走線

單端時鐘線應(yīng)盡量短，避免與其他信號走線交叉。數(shù)字輸出上的短電路走線可以最小化容性負(fù)載，走線長度應(yīng)保持較短（<2英寸），并且每個數(shù)字輸出只連接一個CMOS門。

五、總結(jié)與思考

ADS5237以其卓越的性能、靈活的配置和豐富的功能，為電子工程師在設(shè)計高性能系統(tǒng)時提供了一個強(qiáng)大的工具。無論是在通信、測試設(shè)備還是醫(yī)學(xué)成像等領(lǐng)域，它都能發(fā)揮重要作用。然而，在實際應(yīng)用中，我們也需要充分考慮其各種特性和要求，如電源管理、時鐘抖動、布局設(shè)計等，以確保系統(tǒng)的穩(wěn)定性和可靠性。

各位工程師朋友們，在使用ADS5237或其他類似ADC的過程中，你們是否遇到過一些獨特的問題或有一些寶貴的經(jīng)驗?zāi)?？歡迎在評論區(qū)分享，讓我們一起交流和進(jìn)步。