在電子設(shè)計領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討德州儀器（TI）的ADC08D1520，一款低功耗、高性能的8位ADC，它在高速數(shù)據(jù)采集和處理方面展現(xiàn)出了卓越的性能。

文件下載：adc08d1520.pdf

一、產(chǎn)品概述

ADC08D1520是基于ADC08D1500平臺構(gòu)建的雙路、低功耗、高性能CMOS模擬 - 數(shù)字轉(zhuǎn)換器。它能夠以高達1.7 GSPS的采樣率將信號數(shù)字化為8位分辨率，相比ADC08D1500具有更多擴展功能，如用于系統(tǒng)調(diào)試的測試模式輸出、時鐘相位調(diào)整和可選輸出解復(fù)用模式等。

二、關(guān)鍵特性

（一）電源與性能

• 單電源供電：采用單一 +1.9V ±0.1V電源供電，典型功耗在1.0 GSPS非解復(fù)用模式下僅為1.6瓦，在整個工作溫度范圍內(nèi)保證無漏碼。
• 高性能架構(gòu)：獨特的折疊和插值架構(gòu)、全差分比較器設(shè)計、創(chuàng)新的內(nèi)部采樣保持放大器和自校準方案，使得所有動態(tài)參數(shù)在奈奎斯特頻率以上具有非常平坦的響應(yīng)。在748 MHz輸入信號和1.5 GHz采樣率下，可實現(xiàn)7.4位的有效位數(shù)（ENOB），代碼錯誤率（C.E.R.）低至$10^{-18}$。

（二）靈活的工作模式

• 交錯模式：支持2倍采樣率的交錯模式，兩個轉(zhuǎn)換器可交錯使用，作為單個3 GSPS ADC。
• 輸出解復(fù)用：每個轉(zhuǎn)換器都有可選的輸出解復(fù)用器，可選擇1:1或1:2解復(fù)用模式，靈活調(diào)整輸出數(shù)據(jù)速率。
• 時鐘選項：提供單數(shù)據(jù)速率（SDR）或雙數(shù)據(jù)速率（DDR）輸出時鐘選擇，以及第二個DCLK輸出，還具備占空比校正的采樣時鐘。

（三）豐富的控制功能

• 多ADC同步：具備多個ADC同步能力，可調(diào)整輸入滿量程范圍、時鐘相位和偏移。
• 測試模式：提供測試模式輸出，方便系統(tǒng)調(diào)試。

三、應(yīng)用領(lǐng)域

ADC08D1520的高性能和靈活性使其適用于多個領(lǐng)域：

• 直接RF下變頻：在無線通信系統(tǒng)中，可實現(xiàn)直接射頻下變頻，提高信號處理效率。
• 數(shù)字示波器：為數(shù)字示波器提供高速、高精度的數(shù)據(jù)采集能力。
• 衛(wèi)星機頂盒：滿足衛(wèi)星機頂盒對高速數(shù)據(jù)處理的需求。
• 通信系統(tǒng)：在各種通信系統(tǒng)中，實現(xiàn)模擬信號到數(shù)字信號的高效轉(zhuǎn)換。
• 測試儀器：為測試儀器提供準確的數(shù)據(jù)采集和處理功能。

四、電氣特性

（一）靜態(tài)特性

• 積分非線性（INL）：在直流耦合、1 MHz正弦波過范圍條件下，典型值為 +0.3 LSB，最大 ±0.9 LSB。
• 差分非線性（DNL）：典型值為 +0.15 LSB，最大 ±0.6 LSB。
• 分辨率：8位無漏碼分辨率。
• 偏移誤差（VOFF）：典型值為 -0.75 LSB。

（二）動態(tài)特性

• 全功率帶寬（FPBW）：在非雙邊緣采樣（Non - DES）模式下為2.0 GHz。
• 有效位數(shù)（ENOB）：在748 MHz輸入、FSR - 0.5 dB條件下，典型值為7.4位。
• 信號與噪聲加失真比（SINAD）：在748 MHz輸入、FSR - 0.5 dB條件下，典型值為46.4 dB。

（三）電源特性

• 模擬電源電流（IA）：在1:2解復(fù)用模式、1.5 GHz時鐘頻率下，典型值為818 mA，最大930 mA。
• 輸出驅(qū)動電源電流（IDR）：在1:2解復(fù)用模式、1.5 GHz時鐘頻率下，典型值為225 mA，最大305 mA。
• 功耗：在1:2解復(fù)用模式、1.5 GHz時鐘頻率下，典型值為2.0瓦，最大2.35瓦。

五、功能描述

（一）校準

ADC08D1520在上電時會自動進行校準，也可由用戶通過命令觸發(fā)。校準可調(diào)整100Ω模擬輸入差分終端電阻，最小化滿量程誤差、偏移誤差、DNL和INL，從而最大化SNR、THD、SINAD（SNDR）和ENOB。校準過程中會設(shè)置內(nèi)部偏置電流，無論是上電校準還是命令校準，都對實現(xiàn)ADC的指定性能至關(guān)重要。

（二）輸入采集

在1:2解復(fù)用非DES模式下，數(shù)據(jù)在CLK + 引腳的下降沿采集，數(shù)字等效數(shù)據(jù)在13個輸入時鐘周期后出現(xiàn)在DI和DQ輸出總線上，14個輸入時鐘周期后出現(xiàn)在DId和DQd輸出總線上。此外，還有一個額外的內(nèi)部延遲$t_{OD}$。

（三）控制模式

• 非擴展控制模式：用戶通過多個控制引腳實現(xiàn)對設(shè)備的配置和控制，如啟動校準周期、進入掉電模式和設(shè)置滿量程范圍等。
• 擴展控制模式：通過串行接口和一組9個寄存器提供更多配置和控制選項。該模式下，部分功能的引腳控制被寄存器控制取代。

（四）時鐘

ADC08D1520需要交流耦合的差分時鐘信號驅(qū)動。提供SDR和DDR兩種輸出時鐘選項，還可選擇使用占空比校正的時鐘接收器，以提高ADC時鐘性能，特別是在雙邊緣采樣（DES）模式下。

（五）雙邊緣采樣（DES）模式

DES模式允許ADC08D1520的兩個輸入（I通道或Q通道）由兩個ADC同時采樣，一個ADC在輸入時鐘的上升沿采樣，另一個在下降沿采樣，從而實現(xiàn)兩倍于輸入時鐘頻率的采樣率，即3 GSPS（輸入時鐘為1.5 GHz時）。在該模式下，輸出數(shù)據(jù)需要仔細交錯以重建采樣信號。

六、應(yīng)用注意事項

（一）參考電壓

ADC08D1520的參考電壓來自1.254V帶隙參考，其緩沖版本在$V_{BG}$引腳提供給用戶。該輸出具有 ±100 μA的輸出電流能力，若需要更大電流，需進行緩沖。內(nèi)部帶隙參考電壓的標稱值由FSR引腳確定。

（二）模擬輸入

• 輸入方式：模擬輸入為差分輸入，信號源可采用交流或直流耦合。在非擴展控制模式下，通過FSR引腳選擇滿量程輸入范圍；在擴展控制模式下，通過串行接口編程FullScale Voltage Adjust寄存器選擇。
• 共模電壓：輸入共模電壓必須精確控制，應(yīng)保持在$V_{CMO}$輸出的 ±50 mV范圍內(nèi)，以確保最佳性能。

（三）時鐘輸入

• 時鐘信號：ADC08D1520的時鐘輸入為差分LVDS時鐘，需要交流耦合的差分時鐘信號驅(qū)動。輸入時鐘信號的幅度和占空比應(yīng)符合規(guī)格要求，以避免影響動態(tài)性能。
• 時鐘抖動：高速、高性能的ADC對時鐘信號的穩(wěn)定性要求極高，應(yīng)盡量減少時鐘抖動，以防止抖動引起的SNR降低。

（四）電源與熱管理

• 電源旁路：為防止A/D轉(zhuǎn)換器的瞬態(tài)電流干擾自身電源，應(yīng)在電源引腳附近放置適當(dāng)?shù)呐月?a href="http://www.makelele.cn/tags/電容/" target="_blank">電容，如33 μF電容和0.1 μF電容。
• 電源隔離：$V{A}$和$V{DR}$電源引腳應(yīng)相互隔離，以防止數(shù)字噪聲耦合到ADC的模擬部分。
• 熱管理：由于ADC08D1520在高速運行時會產(chǎn)生一定熱量，需要注意熱管理，確保芯片溫度不超過130°C。可通過合理的PCB布局和散熱措施來實現(xiàn)。

（五）布局與接地

• 接地方式：采用單一接地平面，避免將接地平面分割為模擬和數(shù)字區(qū)域，以減少噪聲干擾。
• 信號隔離：模擬和數(shù)字電路應(yīng)保持良好的分離，輸入時鐘線應(yīng)與其他線路隔離，避免交叉。

七、總結(jié)

ADC08D1520以其低功耗、高性能、靈活的工作模式和豐富的控制功能，成為高速數(shù)據(jù)采集和處理應(yīng)用的理想選擇。在實際應(yīng)用中，工程師需要根據(jù)具體需求合理配置和使用該芯片，并注意參考電壓、模擬輸入、時鐘輸入、電源和熱管理以及布局接地等方面的問題，以充分發(fā)揮其性能優(yōu)勢。希望本文對大家在使用ADC08D1520進行電子設(shè)計時有所幫助。你在使用這款A(yù)DC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。