10 - MHz至66 - MHz，10:1 LVDS串行器/解串器SN65LV1023A - EP與SN65LV1224B - EP的技術(shù)剖析

在電子設(shè)計領(lǐng)域，高速數(shù)據(jù)傳輸一直是一個關(guān)鍵的研究方向。SN65LV1023A - EP和SN65LV1224B - EP這對10位串行器/解串器芯片組，專為在10 MHz至66 MHz的時鐘速度下通過差分背板或非屏蔽雙絞線（UTP）傳輸數(shù)據(jù)而設(shè)計，為高速數(shù)據(jù)傳輸提供了一種可靠的解決方案。下面我們將深入探討它們的特性、功能、電氣參數(shù)等方面。

文件下載：sn65lv1023a-ep.pdf

特性亮點

1. 溫度與制造支持

該芯片組具有擴展的溫度性能，能在 - 55°C至125°C的環(huán)境下穩(wěn)定工作。同時，它采用了受控基線，即單一裝配/測試地點和單一制造地點，這有助于提高產(chǎn)品的一致性和可靠性。此外，它還提供了增強的制造資源減少（DMS）支持和產(chǎn)品變更通知，確保了產(chǎn)品在整個生命周期內(nèi)的穩(wěn)定供應(yīng)。

2. 低功耗與同步特性

在66 MHz時，芯片組的功耗典型值小于450 mW，具有較低的功耗。它還具備同步模式，可實現(xiàn)更快的鎖定，并且有鎖定指示器，方便用戶監(jiān)控工作狀態(tài)。另外，PLL無需外部組件，簡化了設(shè)計。

3. 數(shù)據(jù)帶寬與封裝優(yōu)勢

芯片組支持100 - Mbps至660 - Mbps的串行LVDS數(shù)據(jù)，在10 - MHz至66 - MHz的系統(tǒng)時鐘下具有較高的有效數(shù)據(jù)帶寬。它提供28 - 引腳SSOP和節(jié)省空間的5 × 5 mm QFN封裝，并且引腳兼容，方便PCB布局。同時，時鐘上的可編程邊緣觸發(fā)功能進一步提高了設(shè)計的靈活性。

功能描述

1. 工作狀態(tài)

芯片組具有初始化模式、同步模式、數(shù)據(jù)傳輸模式、掉電模式和高阻抗模式五種工作狀態(tài)。

• 初始化模式：在數(shù)據(jù)傳輸開始之前，需要對串行器和解串器的PLL進行初始化，使其與本地時鐘同步。當VCC施加到器件時，輸出進入高阻抗狀態(tài)，直到VCC達到2.45V，PLL開始鎖定本地時鐘。
• 同步模式：解串器的PLL必須與串行器同步才能接收有效數(shù)據(jù)。同步可以通過快速同步或隨機鎖定同步兩種方式實現(xiàn)。快速同步通過串行器發(fā)送特定的SYNC模式，使解串器在確定的時間內(nèi)鎖定；隨機鎖定同步則允許解串器在沒有特殊SYNC模式的情況下鎖定數(shù)據(jù)流，適用于開環(huán)應(yīng)用和熱插拔場景。
• 數(shù)據(jù)傳輸模式：初始化和同步完成后，串行器接收并行數(shù)據(jù)，并使用TCLK輸入鎖存數(shù)據(jù)。數(shù)據(jù)在內(nèi)部添加起始和停止位后，以12倍TCLK頻率的速率從串行數(shù)據(jù)輸出發(fā)送。
• 掉電模式：當不需要數(shù)據(jù)傳輸時，可以使用掉電模式來降低功耗。在掉電模式下，PLL停止工作，輸出進入高阻抗狀態(tài)。
• 高阻抗模式：當DEN引腳為低電平時，串行器進入高阻抗模式；當REN引腳為低電平時，解串器進入高阻抗模式。

2. 同步模式的細節(jié)

同步模式是芯片組的一個重要特性，下面我們詳細介紹同步模式下的同步模式生成和同步過程。

• 同步模式生成：當SYNC1或SYNC2保持高電平至少6T（T = 1個refclk周期）時，串行線上會生成1026T的SYNC模式。在這1026個周期的SYNC模式傳輸期間，不需要一直保持SYNC1或SYNC2為高電平。根據(jù)SYNC1或SYNC2保持高電平的時間不同，會有不同的SYNC模式生成情況。
• 同步過程：解串器通過檢測LVDS輸入的邊緣轉(zhuǎn)換來嘗試鎖定嵌入式時鐘信息。當解串器鎖定LVDS數(shù)據(jù)時，LOCK輸出變?yōu)榈碗娖?，表示解串器已成功鎖定。

電氣參數(shù)

1. 絕對最大額定值

芯片組的絕對最大額定值規(guī)定了其在各種條件下的最大承受能力，包括電壓、電流、溫度等方面。例如，Vcc到GND的電壓范圍為 - 0.3V至4V，LVTTL輸入電壓范圍為 - 0.3V至（Vcc + 0.3 V），靜電放電HBM可達6kV等。超過這些額定值可能會導(dǎo)致器件永久性損壞。

2. 推薦工作條件

推薦工作條件給出了芯片組在正常工作時的最佳參數(shù)范圍。例如，DVCC和AVCC的電壓范圍為3V至3.6V，TCLK的頻率范圍為10 MHz至66 MHz等。在這些條件下，芯片組能夠發(fā)揮最佳性能。

3. 電氣特性

電氣特性詳細描述了芯片組的各種電氣參數(shù)，包括LVCMOS/LVTTL直流規(guī)格、LVDS直流規(guī)格、串行器和解串器的開關(guān)特性等。例如，LVDS輸出差分電壓（DO +） - （DO -）的典型值為450 mV，串行器的PLL鎖定時間為1026xtTCP等。這些參數(shù)對于設(shè)計和驗證電路至關(guān)重要。

應(yīng)用建議

1. 差分走線和端接

芯片組的性能受傳輸介質(zhì)特性的影響。在設(shè)計時，應(yīng)使用受控阻抗介質(zhì)，并在傳輸線的接收端進行端接，以匹配介質(zhì)的特性阻抗。建議使用平衡電纜，如雙絞線或緊密排列的差分走線，以減少噪聲干擾。同時，要保持電纜或走線的長度匹配，以減少偏斜。

2. 拓撲結(jié)構(gòu)

芯片組可以在多種拓撲結(jié)構(gòu)下工作，常見的有單點端接點對點連接、多點配置和多串行器/解串器在同一差分總線上的配置。不同的拓撲結(jié)構(gòu)需要不同的端接方式和負載匹配，以確保信號的穩(wěn)定傳輸。例如，單點端接點對點連接中，在解串器端使用單個端接電阻；多點配置中，在總線的遠端使用50 - kΩ電阻進行端接。

總結(jié)

SN65LV1023A - EP和SN65LV1224B - EP芯片組以其出色的特性和功能，為10 - MHz至66 - MHz的高速數(shù)據(jù)傳輸提供了可靠的解決方案。在實際應(yīng)用中，電子工程師需要根據(jù)具體的設(shè)計需求，合理選擇工作模式、優(yōu)化PCB布局、匹配端接電阻等，以充分發(fā)揮芯片組的性能。同時，要嚴格遵守其絕對最大額定值和推薦工作條件，確保器件的可靠性和穩(wěn)定性。大家在使用這對芯片組進行設(shè)計時，有沒有遇到過什么特別的問題呢？歡迎在評論區(qū)分享交流。