高速差分線路接收器SN75LVDS32和SN75LVDS9637的全面剖析

在電子工程師的日常工作中，高速數(shù)據(jù)傳輸?shù)姆€(wěn)定性和效率是至關(guān)重要的。今天，我們就來(lái)深入探討兩款高性能的高速差分線路接收器——SN75LVDS32和SN75LVDS9637，了解它們的特性、應(yīng)用場(chǎng)景以及設(shè)計(jì)要點(diǎn)。

文件下載：sn75lvds32.pdf

1. 產(chǎn)品概述

SN75LVDS32和SN75LVDS9637是德州儀器（TI）推出的符合低電壓差分信號(hào)（LVDS）電氣特性的差分線路接收器。LVDS技術(shù)能夠?qū)?V差分標(biāo)準(zhǔn)電平（如EIA/TIA - 422B）的輸出電壓降低，從而降低功耗、提高開(kāi)關(guān)速度，并且可以在3.3V電源軌下工作。這兩款接收器適用于點(diǎn)對(duì)點(diǎn)和多點(diǎn)（一個(gè)驅(qū)動(dòng)器和多個(gè)接收器）的數(shù)據(jù)傳輸，傳輸介質(zhì)可以是印刷電路板走線、背板或電纜。

2. 關(guān)鍵特性

• 電氣性能：符合或超過(guò)ANSI TIA/EIA - 644標(biāo)準(zhǔn)，能夠在3.3V單電源下工作，最高信號(hào)傳輸速率可達(dá)155Mbps，最大差分輸入閾值為±100mV，輸出為低電壓TTL（LVTTL）邏輯電平。
• 溫度范圍：適用于0°C至70°C的工作環(huán)境，能夠滿足大多數(shù)常規(guī)應(yīng)用的需求。
• 故障保護(hù)：具有開(kāi)路故障保護(hù)功能，當(dāng)輸入開(kāi)路時(shí)，接收器會(huì)通過(guò)300kΩ電阻將信號(hào)對(duì)的每條線路拉至接近VCC，確保輸出為高電平。

3. 功能詳解

• 輸入輸出特性：SN75LVDS32和SN75LVDS9637的每個(gè)輸入都有特定的等效電路，輸出也有相應(yīng)的等效結(jié)構(gòu)。在推薦的工作條件下，它們的電氣特性表現(xiàn)出色，例如輸入電流、輸出電壓等參數(shù)都有明確的規(guī)定。	參數(shù)	最小值	典型值	最大值	單位
  正向差分輸入電壓閾值 (V_{ITH+})	-	-	100	mV
  負(fù)向差分輸入電壓閾值 (V_{ITH-})	-100	-	-	mV
  高電平輸出電壓 (V_{oH})	2.4	-	-	V
  低電平輸出電壓 (V_{oL})	-	-	0.4	V
  電源電流 (I_{cc})（SN75LVDS32啟用無(wú)負(fù)載）	-	10	18	mA
  電源電流 (I_{cc})（SN75LVDS32禁用）	0.25	0.5	-	mA
  電源電流 (I_{cc})（SN75LVDS9637無(wú)負(fù)載）	-	5.5	10	mA
  輸入電流 (I{1})（(V{i}=0)）	-2	-10	20	μA
  輸入電流 (I{1})（(V{i}=2.4V)）	-1.2	-3	-	μA
  關(guān)斷輸入電流 (I{(OFF)})（(V{cc}=0)，(V = 3.6V)）	-	6	20	μA
  高電平輸入電流 (I{H})（(V{IH}=2V)）	-	-	10	μA
  低電平輸入電流 (I{L})（(V{IL}=0.8V)）	-	-	10	μA
  高阻態(tài)輸出電流 (I{oz})（(V{o}=0) 或 (V_{cc})）	-	-	±10	μA

• 開(kāi)關(guān)特性：在開(kāi)關(guān)特性方面，它們的傳播延遲時(shí)間、脈沖偏斜、通道間輸出偏斜等參數(shù)都有嚴(yán)格的指標(biāo)要求，確保了高速數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和穩(wěn)定性。	參數(shù)	最小值	典型值	最大值	單位
  低到高電平輸出傳播延遲時(shí)間 (t_{pLH})	-	2.1	6	ns
  高到低電平輸出傳播延遲時(shí)間 (t_{pHL})	-	2.1	6	ns
  脈沖偏斜 (t_{sk(p)})	-	0.6	1.5	ns
  通道間輸出偏斜 (t_{sk(o)})	-	0.7	1.5	ns
  部件間偏斜 (t_{sk(pp)})	-	-	0.6	ns
  輸出信號(hào)上升時(shí)間（20% - 80%） (t_{r})	-	-	0.6	ns
  輸出信號(hào)下降時(shí)間（80% - 20%） (t_{f})	-	-	1	ns
  高電平到高阻態(tài)輸出傳播延遲時(shí)間 (t_{pHZ})	-	-	25	ns
  低電平到高阻態(tài)輸出傳播延遲時(shí)間 (t_{pLZ})	-	-	25	ns
  高阻態(tài)到高電平輸出傳播延遲時(shí)間 (t_{pZH})	-	-	25	ns
  高阻態(tài)到低電平輸出傳播延遲時(shí)間 (t_{pZL})	-	-	25	ns

4. 應(yīng)用案例

• 與RS - 422數(shù)據(jù)的配合使用：當(dāng)使用TIA/EIA - 422線路驅(qū)動(dòng)器傳輸數(shù)據(jù)時(shí)，可以通過(guò)添加衰減電路，使用TIA/EIA - 644線路接收器來(lái)接收數(shù)據(jù)。在接地噪聲較?。ㄐ∮凇?V）的情況下，可使用電阻分壓器電路將422差分信號(hào)衰減到LVDS電平，同時(shí)要注意電阻的選擇和連接方式。如果接地噪聲較大，則需要對(duì)電路進(jìn)行修改，以衰減共模電壓。
• 其他應(yīng)用場(chǎng)景：這兩款接收器通常用于高速點(diǎn)對(duì)點(diǎn)數(shù)據(jù)傳輸，當(dāng)?shù)孛娌町愋∮?V時(shí)表現(xiàn)出色。它們還可以與RS - 422、PECL和IEEE - P1596等設(shè)備互操作，在不增加功耗和雙電源要求的情況下接近ECL速度。

5. 設(shè)計(jì)注意事項(xiàng)

• 電源去耦：在VCC和接地平面之間放置0.1μF和0.001μF的Z5U陶瓷、云母或聚苯乙烯介質(zhì)的0805尺寸芯片電容器，并盡量靠近設(shè)備端子，以減少電源噪聲。
• 終端電阻：終端電阻值應(yīng)與傳輸介質(zhì)的標(biāo)稱特性阻抗匹配，誤差在±10%以內(nèi)，以確保信號(hào)的完整性。
• 未使用的使能輸入：未使用的使能輸入應(yīng)根據(jù)需要連接到VCC或GND，避免出現(xiàn)不穩(wěn)定的情況。

6. 總結(jié)

SN75LVDS32和SN75LVDS9637在高速差分?jǐn)?shù)據(jù)傳輸方面具有出色的性能和可靠性。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的需求和環(huán)境，合理選擇器件和設(shè)計(jì)電路，以充分發(fā)揮它們的優(yōu)勢(shì)。同時(shí)，要密切關(guān)注器件的各種參數(shù)和特性，確保設(shè)計(jì)的穩(wěn)定性和有效性。在設(shè)計(jì)過(guò)程中，你是否遇到過(guò)類似的高速數(shù)據(jù)傳輸問(wèn)題？你是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。