探索LMK05318B:以太網(wǎng)網(wǎng)絡(luò)同步的卓越之選
在當(dāng)今高速發(fā)展的以太網(wǎng)網(wǎng)絡(luò)應(yīng)用領(lǐng)域,對于高性能網(wǎng)絡(luò)同步器和抖動清除器的需求日益增長。LMK05318B作為一款專為滿足以太網(wǎng)網(wǎng)絡(luò)應(yīng)用嚴(yán)格要求而設(shè)計(jì)的設(shè)備,憑借其出色的性能和豐富的功能,成為了眾多工程師的首選。本文將深入剖析LMK05318B的特性、應(yīng)用場景、工作原理以及設(shè)計(jì)要點(diǎn),為電子工程師們提供全面的參考。
文件下載:lmk05318b.pdf
一、LMK05318B的特性亮點(diǎn)
超低抖動性能
LMK05318B采用了超低抖動的BAW VCO技術(shù),能夠生成高質(zhì)量的時鐘信號。在不同頻率下,其典型RMS抖動表現(xiàn)卓越,如在312.5MHz時,典型RMS抖動僅為32fs(使用4MHz一階高通濾波器);在156.25MHz時,典型RMS抖動為44fs(同樣使用4MHz一階高通濾波器)。這種超低抖動性能能夠有效降低高速串行鏈路中的誤碼率,提高系統(tǒng)的穩(wěn)定性和可靠性。
靈活的鎖相環(huán)配置
該設(shè)備集成了一個高性能數(shù)字鎖相環(huán)(DPLL)和兩個模擬鎖相環(huán)(APLLs)。DPLL的可編程環(huán)路帶寬范圍為1mHz至4kHz,能夠?qū)崿F(xiàn)精確的抖動和漂移衰減。同時,它還支持小于0.001ppb的頻率分辨率,可用于IEEE 1588 PTP時鐘的精確頻率和相位調(diào)整。兩個APLLs則為系統(tǒng)提供了靈活的頻率合成和同步選項(xiàng),APLL1采用TI的專有體聲波(BAW)技術(shù),能夠生成低抖動的312.5MHz輸出時鐘;APLL2則采用傳統(tǒng)的LC VCO,可提供第二個頻率和/或同步域的選擇。
豐富的輸入輸出接口
LMK05318B具有兩個差分或單端DPLL輸入,輸入頻率范圍為1Hz(1PPS)至800MHz,支持?jǐn)?shù)字保持和無縫切換功能。輸出方面,它擁有八個差分輸出,輸出頻率范圍為1Hz(1PPS)至1250MHz,支持多種輸出格式,如LVPECL、AC - CML、AC - LVDS、HSCL和1.8V LVCMOS等,能夠滿足不同系統(tǒng)的接口需求。
出色的電源管理
內(nèi)部集成的LDO穩(wěn)壓器提供了優(yōu)異的電源抑制比(PSNR),能夠有效降低電源傳輸網(wǎng)絡(luò)的成本和復(fù)雜性。同時,設(shè)備的核心電源為3.3V,輸出電源可選擇1.8V、2.5V或3.3V,工作溫度范圍為 - 40°C至 + 85°C,具有良好的環(huán)境適應(yīng)性。
二、應(yīng)用場景廣泛
通信網(wǎng)絡(luò)
在SyncE(G.8262)、SONET/SDH(Stratum 3/3E、G.813、GR - 1244、GR - 253)等通信網(wǎng)絡(luò)標(biāo)準(zhǔn)中,LMK05318B可作為IEEE 1588 PTP從時鐘,實(shí)現(xiàn)精確的時鐘同步。此外,它還可用于56G/112G PAM4 SerDes的抖動清除、漂移衰減和參考時鐘生成,為高速通信提供穩(wěn)定的時鐘信號。
數(shù)據(jù)中心
在100G至800G數(shù)據(jù)中心交換機(jī)、核心路由器、邊緣路由器和WLAN等設(shè)備中,LMK05318B能夠?yàn)橄到y(tǒng)提供精確的時鐘同步,確保數(shù)據(jù)的準(zhǔn)確傳輸和處理。同時,它還可用于數(shù)據(jù)中心和企業(yè)計(jì)算中的智能網(wǎng)絡(luò)接口卡(NIC),提高網(wǎng)絡(luò)設(shè)備的性能和可靠性。
工業(yè)與醫(yī)療領(lǐng)域
在工業(yè)測試和測量設(shè)備中,LMK05318B的高精度時鐘信號能夠滿足設(shè)備對時間精度的要求。在醫(yī)療成像設(shè)備中,其低抖動特性有助于提高圖像的質(zhì)量和清晰度。
三、工作原理剖析
PLL架構(gòu)
LMK05318B的PLL架構(gòu)主要由DPLL和兩個APLLs組成。DPLL由時間數(shù)字轉(zhuǎn)換器(TDC)、數(shù)字環(huán)路濾波器(DLF)和40位分?jǐn)?shù)反饋(FB)分頻器組成,能夠?qū)崿F(xiàn)精確的頻率和相位鎖定。APLLs則由參考(R)分頻器、相位頻率檢測器(PFD)、環(huán)路濾波器(LF)、分?jǐn)?shù)反饋(N)分頻器和VCO組成,可實(shí)現(xiàn)靈活的頻率合成。
工作模式
- DPLL模式:在DPLL模式下,外部XO輸入源決定了輸出時鐘的自由運(yùn)行和保持頻率穩(wěn)定性和準(zhǔn)確性。BAW VCO1決定了APLL1輸出時鐘在12kHz至20MHz積分頻帶內(nèi)的相位噪聲和抖動性能。當(dāng)所有參考輸入丟失時,PLL進(jìn)入保持模式,跟蹤外部XO源的穩(wěn)定性和準(zhǔn)確性。
- APLL - 僅模式:在該模式下,APLL1使用XO輸入作為VCO1的初始參考時鐘,DPLL塊不參與工作。APLL2可選擇鎖定到VCO1頻率或XO時鐘,為系統(tǒng)提供更多的頻率合成選項(xiàng)。
四、設(shè)計(jì)要點(diǎn)與建議
輸入輸出接口設(shè)計(jì)
- 輸入接口:對于XO輸入,應(yīng)選擇穩(wěn)定的低頻率TCXO、OCXO或外部可跟蹤時鐘作為參考,以滿足系統(tǒng)的頻率精度和保持穩(wěn)定性要求。同時,要注意輸入緩沖器的可編程輸入片上終端和交流耦合輸入偏置配置,確保輸入信號的質(zhì)量。對于參考輸入,可根據(jù)實(shí)際需求選擇合適的輸入緩沖器模式和可編程輸入滯后,提高輸入信號的抗干擾能力。
- 輸出接口:在選擇輸出格式時,應(yīng)根據(jù)下游設(shè)備的接口要求進(jìn)行合理配置。為了減少輸出串?dāng)_和雜散,應(yīng)遵循一定的輸出時鐘分配原則,如將OUT[0:3]組用于PLL1時鐘,OUT[4:7]組用于PLL2時鐘等。同時,要注意輸出自動靜音功能的配置,避免在VCO校準(zhǔn)期間輸出不穩(wěn)定的時鐘信號。
電源設(shè)計(jì)
- 電源供應(yīng):所有VDD核心電源必須使用相同的3.3V電源軌,輸出電源可根據(jù)需要選擇1.8V、2.5V或3.3V。在電源上電時,要確保電源的斜坡時間和順序符合要求,避免因電源問題導(dǎo)致設(shè)備啟動異常。
- 電源濾波:為了提高電源的穩(wěn)定性,應(yīng)在VDD和VDDO引腳附近放置適當(dāng)?shù)呐月?a href="http://www.makelele.cn/tags/電容/" target="_blank">電容,減少電源噪聲對設(shè)備的影響。同時,可根據(jù)實(shí)際情況選擇合適的電源濾波方案,如使用LDO穩(wěn)壓器為外部XO/TCXO/OCXO源供電。
布局設(shè)計(jì)
- 時鐘隔離:在PCB布局時,應(yīng)將輸入、XO/OCXO/TCXO和輸出時鐘與相鄰的不同頻率時鐘和其他動態(tài)信號進(jìn)行隔離,避免相互干擾。同時,要考慮XO/OCXO/TCXO的放置位置,避免受到電源噪聲、熱梯度、振動和沖擊等因素的影響。
- 阻抗匹配:對于時鐘和動態(tài)邏輯信號的受控阻抗50Ω單端(或100Ω差分)跡線,應(yīng)避免阻抗不連續(xù)性,確保信號的傳輸質(zhì)量。同時,要使用適當(dāng)?shù)脑椿蜇?fù)載終端來匹配輸入和輸出時鐘跡線的阻抗。
- 接地設(shè)計(jì):為了保證設(shè)備的電氣和熱性能,應(yīng)使用至少5×5的通孔過孔圖案將IC接地/散熱墊連接到多個PCB接地層,實(shí)現(xiàn)良好的接地和散熱。
五、編程與配置
LMK05318B支持通過I2C或SPI進(jìn)行全面編程,用戶可以根據(jù)實(shí)際需求對設(shè)備進(jìn)行靈活配置。在編程過程中,可使用TICS Pro編程軟件來生成有效的分頻器設(shè)置,根據(jù)所需的頻率計(jì)劃配置和PLL模式進(jìn)行參數(shù)設(shè)置。同時,要注意EEPROM的編程和使用,可通過系統(tǒng)內(nèi)編程實(shí)現(xiàn)自定義的啟動頻率配置。
六、總結(jié)
LMK05318B作為一款高性能的網(wǎng)絡(luò)同步器和抖動清除器,憑借其超低抖動性能、靈活的鎖相環(huán)配置、豐富的輸入輸出接口和出色的電源管理等優(yōu)勢,在以太網(wǎng)網(wǎng)絡(luò)應(yīng)用領(lǐng)域具有廣泛的應(yīng)用前景。在設(shè)計(jì)過程中,工程師們需要充分考慮輸入輸出接口設(shè)計(jì)、電源設(shè)計(jì)、布局設(shè)計(jì)和編程配置等要點(diǎn),以確保設(shè)備能夠發(fā)揮最佳性能。希望本文能夠?yàn)殡娮庸こ處焸冊谑褂肔MK05318B進(jìn)行設(shè)計(jì)時提供有益的參考和指導(dǎo)。大家在實(shí)際應(yīng)用中遇到過哪些關(guān)于LMK05318B的問題呢?歡迎在評論區(qū)交流分享。
發(fā)布評論請先 登錄
LMK05318是否可以對Switch輸出的1588 clock進(jìn)行同步鎖頻、鎖相?
LMK05318B超低抖動時鐘發(fā)生器數(shù)據(jù)表
?LMK05318B-Q1 芯片技術(shù)文檔總結(jié)
探索LMK05318B:以太網(wǎng)網(wǎng)絡(luò)同步的卓越之選
評論