9DBL0255/9DBL0455：PCIe Gen1 - 7時(shí)鐘扇出緩沖器的設(shè)計(jì)與應(yīng)用

在PCIe系統(tǒng)的設(shè)計(jì)中，時(shí)鐘分配是確保系統(tǒng)穩(wěn)定運(yùn)行的關(guān)鍵環(huán)節(jié)。Renesas的9DBL0255/9DBL0455 2和4輸出3.3V PCIe Gen1 - 7時(shí)鐘扇出緩沖器憑借其豐富的特性和優(yōu)秀的性能，為PCIe時(shí)鐘分配提供了理想的解決方案。

文件下載：9DBL0255NLGI.pdf

一、產(chǎn)品概述

9DBL0255/9DBL0455專為PCIe Gen1 - 7應(yīng)用設(shè)計(jì)，提供2或4個(gè)輸出通道。它們具有開(kāi)漏信號(hào)丟失（LOS）輸出，可指示輸入時(shí)鐘的有無(wú)。同時(shí)，LOS電路實(shí)現(xiàn)了自動(dòng)時(shí)鐘停車（ACP）功能，當(dāng)輸入時(shí)鐘消失時(shí)，輸出會(huì)自動(dòng)置低。此外，該系列產(chǎn)品還具備靈活的電源排序（FPS）和掉電耐受（PDT）ESD保護(hù)等特性，支持?jǐn)U頻，能直接連接85Ω?jìng)鬏斁€，也可通過(guò)簡(jiǎn)單的外部串聯(lián)電阻用于100Ω環(huán)境。

1.1 PCIe架構(gòu)支持

適用于常見(jiàn)的PCIe架構(gòu)，包括Common Clocked（CC）和Independent Reference Clock（SRIS, SRnS）。

1.2 典型應(yīng)用場(chǎng)景

• PCIe Riser Cards：為PCIe擴(kuò)展卡提供穩(wěn)定的時(shí)鐘信號(hào)。
• NVME eSSD和JBOD：確保高速存儲(chǔ)設(shè)備的時(shí)鐘同步。
• 高性能計(jì)算和加速器：滿足高性能系統(tǒng)對(duì)時(shí)鐘的嚴(yán)格要求。

二、產(chǎn)品特性

2.1 靈活的電源管理

• FPS：VDD可以在輸入時(shí)鐘浮空時(shí)施加，或者在VDD施加之前驅(qū)動(dòng)輸入時(shí)鐘，確保在各種上電場(chǎng)景下都有明確的行為。
• ACP：當(dāng)發(fā)生LOS時(shí)，輸出自動(dòng)置低；LOS消除后，輸出能干凈地啟動(dòng)。
• PDT：在VDD施加之前，可以驅(qū)動(dòng)輸入引腳，且不會(huì)損壞設(shè)備。

2.2 低功耗輸出

提供2或4個(gè)低功耗HCSL（LP - HCSL）差分對(duì)，85Ω負(fù)載無(wú)需終端電阻，100Ω負(fù)載每個(gè)輸出僅需2個(gè)串聯(lián)電阻。

2.3 輸出使能控制

每個(gè)輸出都有OE#引腳，方便進(jìn)行輸出控制。

2.4 擴(kuò)頻兼容性

能夠耐受擴(kuò)頻信號(hào)，適用于需要擴(kuò)頻技術(shù)的應(yīng)用場(chǎng)景。

2.5 寬溫度范圍

工業(yè)溫度范圍為 - 40°C至 + 85°C，可適應(yīng)惡劣的工作環(huán)境。

2.6 緊湊封裝

• 9DBL0255采用3 × 3 mm 16 - VFQFPN封裝，節(jié)省空間。
• 9DBL0455采用4 × 4 mm 20 - VFQFPN封裝，滿足不同的設(shè)計(jì)需求。

2.7 易于交流耦合

可輕松與其他邏輯系列進(jìn)行交流耦合，具體可參考應(yīng)用筆記AN - 891。

三、關(guān)鍵規(guī)格

3.1 延遲和偏斜

• 輸入到輸出延遲 < 3ns。
• 輸出到輸出偏斜 < 50 ps。

3.2 工作頻率

9DBL0455的工作頻率最高可達(dá)267MHz。

3.3 相位抖動(dòng)

• 對(duì)于PCIe Gen7，附加相位抖動(dòng) < 6fs RMS。
• 在156.25MHz（12kHz - 20MHz）時(shí)，典型附加相位抖動(dòng)為46fs RMS。

四、引腳分配與描述

4.1 9DBL0255引腳分配

采用3 × 3 mm 16 - VFQFPN封裝，各引腳具有明確的功能，如CLK_IN和CLK_IN#用于差分參考時(shí)鐘輸入，LOS#用于指示輸入信號(hào)丟失等。

4.2 9DBL0455引腳分配

采用4 × 4 mm 20 - VFQFPN封裝，同樣具備完整的功能引腳，滿足4輸出的需求。

4.3 引腳詳細(xì)描述

不同引腳類型包括輸入、輸出和電源等，每種引腳都有其特定的功能和作用，設(shè)計(jì)時(shí)需根據(jù)需求正確連接。

五、電源管理與測(cè)試模式

5.1 電源管理

根據(jù)CLK_IN狀態(tài)和OEx#引腳的輸入，輸出狀態(tài)會(huì)相應(yīng)變化，確保在不同情況下輸出的穩(wěn)定性。

5.2 測(cè)試模式（僅9DBL0255）

通過(guò)TEST_EN和OEx#引腳的組合，可以實(shí)現(xiàn)不同的測(cè)試功能，方便進(jìn)行電路板測(cè)試。

六、電氣特性

6.1 絕對(duì)最大額定值

規(guī)定了器件在不同參數(shù)下的最大承受范圍，如電源電壓、輸入電壓、結(jié)溫等，使用時(shí)需避免超出這些范圍，以免造成器件損壞。

6.2 熱特性

給出了不同封裝的熱阻參數(shù)，如9DBL0255和9DBL0455的結(jié)到外殼、結(jié)到基底、結(jié)到空氣等的熱阻，有助于進(jìn)行散熱設(shè)計(jì)。

6.3 電氣參數(shù)

包括輸入輸出電壓、電流、頻率、延遲、抖動(dòng)等詳細(xì)參數(shù)，為設(shè)計(jì)提供了精確的參考。

七、測(cè)試負(fù)載與應(yīng)用

文檔中給出了LOS#測(cè)試負(fù)載、AC/DC測(cè)試負(fù)載和抖動(dòng)測(cè)量電路的示意圖及相關(guān)參數(shù)，同時(shí)介紹了輸出測(cè)試負(fù)載的參數(shù)。此外，該系列產(chǎn)品還可以輕松驅(qū)動(dòng)LVPECL、LVDS和CML邏輯，具體可參考相關(guān)應(yīng)用筆記。

八、總結(jié)

9DBL0255/9DBL0455時(shí)鐘扇出緩沖器以其豐富的特性、優(yōu)秀的性能和靈活的應(yīng)用方式，為PCIe時(shí)鐘分配提供了可靠的解決方案。在設(shè)計(jì)PCIe系統(tǒng)時(shí)，工程師可以根據(jù)具體需求選擇合適的型號(hào)，并結(jié)合其電氣特性和測(cè)試負(fù)載要求進(jìn)行設(shè)計(jì)，以確保系統(tǒng)的穩(wěn)定性和可靠性。大家在實(shí)際應(yīng)用中是否遇到過(guò)類似時(shí)鐘分配的挑戰(zhàn)呢？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)。