高性能PCIe Gen7 1.8V扇出緩沖器RC191xx：特性、應(yīng)用與設(shè)計指南

在當(dāng)今高速發(fā)展的電子領(lǐng)域，PCIe技術(shù)不斷演進(jìn)，對時鐘緩沖器的性能和功能提出了更高的要求。Renesas的RC191xx系列PCIe Gen7 1.8V扇出緩沖器以其卓越的性能和豐富的特性，成為眾多應(yīng)用的理想選擇。本文將深入探討RC191xx系列的特點(diǎn)、應(yīng)用場景以及設(shè)計要點(diǎn)，為電子工程師提供全面的參考。

文件下載：Renesas Electronics RC1910x PCIe Gen7時鐘緩沖器.pdf

一、RC191xx系列概述

RC191xx系列包括RC19108、RC19104和RC19102三款產(chǎn)品，是超高性能的扇出緩沖器，支持PCIe Gen1 - 7。該系列具備Loss - Of - Signal (LOS)輸出功能，可用于系統(tǒng)監(jiān)控和冗余設(shè)計。同時，還集成了Power Down Tolerant (PDT)和Flexible Startup Sequencing (FSS)特性，大大簡化了系統(tǒng)設(shè)計。它能夠驅(qū)動源端接和雙端接負(fù)載，工作頻率最高可達(dá)400MHz。

在封裝方面，提供2、4或8個低功耗（LP）HCSL輸出對，采用3×3、4×4和5×5 mm的封裝形式，相比早期緩沖器系列，在更小的封裝內(nèi)實(shí)現(xiàn)了更高的輸出數(shù)量。此外，該系列支持Common Clock (CC)和Independent Reference (IR)兩種PCIe時鐘架構(gòu)。

二、應(yīng)用場景

1. 云計算與高性能計算

在云計算和高性能計算領(lǐng)域，對數(shù)據(jù)傳輸速度和穩(wěn)定性要求極高。RC191xx系列的低抖動特性和高頻率支持，能夠確保時鐘信號的準(zhǔn)確傳輸，滿足系統(tǒng)對高速數(shù)據(jù)處理的需求。

2. nVME存儲

nVME存儲設(shè)備需要高速、穩(wěn)定的時鐘信號來保證數(shù)據(jù)的讀寫速度和準(zhǔn)確性。RC191xx系列的高性能時鐘緩沖功能，能夠?yàn)閚VME存儲提供可靠的時鐘支持。

3. 網(wǎng)絡(luò)通信

網(wǎng)絡(luò)設(shè)備對時鐘信號的質(zhì)量和穩(wěn)定性要求嚴(yán)格。RC191xx系列的LOS輸出功能和低抖動特性，可有效提高網(wǎng)絡(luò)設(shè)備的可靠性和性能。

4. AI加速器

AI加速器在處理大量數(shù)據(jù)時需要高速、精確的時鐘信號。RC191xx系列的高性能和靈活性，能夠滿足AI加速器對時鐘的嚴(yán)格要求。

三、產(chǎn)品特性

1. 低相位抖動

PCIe Gen5的附加相位抖動典型值為5.9fs RMS，Gen6為3.5fs RMS，Gen7為2.4fs RMS。在不同的PCIe世代和時鐘架構(gòu)下，都能保持極低的相位抖動，確保時鐘信號的準(zhǔn)確性。

2. 電源關(guān)斷耐受（PDT）輸入

PDT輸入允許在設(shè)備斷電時驅(qū)動信號，且不會對設(shè)備造成損壞，提高了系統(tǒng)的可靠性和靈活性。

3. 靈活啟動時序（FSS）

FSS特性允許在設(shè)備/系統(tǒng)啟動序列的不同時間施加CLKIN，有助于系統(tǒng)設(shè)計師應(yīng)對不同的啟動需求。

4. 自動時鐘停車（ACP）

當(dāng)檢測到CLKIN信號丟失時，ACP功能會自動將輸出設(shè)置為低/低狀態(tài)，避免輸出信號的不穩(wěn)定。

5. 擴(kuò)頻耐受

能夠耐受擴(kuò)頻信號，確保在復(fù)雜的電磁環(huán)境下正常工作。

6. 寬輸入信號電平支持

CLKIN可接受HCSL或LVDS信號電平，提高了與不同信號源的兼容性。

7. 寬工作溫度范圍和電源電壓

可在 - 40至 + 105°C的溫度范圍內(nèi)工作，電源電壓為1.8V ± 5%，適應(yīng)各種惡劣的工作環(huán)境。

8. 可配置輸出特性

通過引腳或SMBus可選擇33Ω、85Ω或100Ω的差分輸出阻抗、輸出擺率和輸出幅度，滿足不同應(yīng)用的需求。

四、引腳信息

1. 信號類型

文檔中詳細(xì)定義了各種信號類型，如輸入（I）、輸出（O）、開漏輸出（OD）、雙向（I/O）等，并對每個信號類型的特點(diǎn)進(jìn)行了說明。部分引腳具有內(nèi)部上拉和下拉電阻，可將引腳偏置到VDD/2，還有一些引腳為多模式，根據(jù)不同模式具有內(nèi)部上拉或下拉電阻。

2. 各型號引腳描述

針對RC19108、RC19108A001、RC19104、RC19104A001和RC19102等不同型號，分別詳細(xì)描述了每個引腳的功能和特性。例如，LOSb引腳為開漏輸出，用于指示輸入信號丟失，需要外部上拉電阻；SADR_tri引腳為三態(tài)輸入，用于解碼SMBus地址等。

五、規(guī)格參數(shù)

1. 絕對最大額定值

規(guī)定了設(shè)備在各種情況下的最大額定值，如電源電壓、輸入電壓、輸入電流、輸出電流、最大結(jié)溫、存儲溫度和ESD等，確保設(shè)備在安全的范圍內(nèi)工作。

2. 熱規(guī)格

給出了不同封裝形式下的熱特性參數(shù)，如結(jié)到外殼、結(jié)到基板、結(jié)到環(huán)境的熱阻等，幫助工程師進(jìn)行散熱設(shè)計。

3. 電氣規(guī)格

（1）相位抖動

詳細(xì)列出了PCIe不同世代和不同時鐘架構(gòu)下的相位抖動參數(shù)，包括典型值、最大值和規(guī)格限制，為工程師評估設(shè)備的時鐘性能提供了重要依據(jù)。

（2）輸出頻率、啟動時間和LOS時序

規(guī)定了設(shè)備的輸出頻率范圍、啟動時間和LOS信號的斷言和去斷言時間等參數(shù)，確保設(shè)備在不同工作條件下的穩(wěn)定性。

（3）CLK AC/DC特性

包括輸出電壓、交叉電壓、擺率、上升/下降時間匹配等參數(shù)，針對不同的負(fù)載類型（PCIe和非PCIe）和輸出阻抗設(shè)置，給出了詳細(xì)的電氣特性數(shù)據(jù)。

（4）CLKIN AC/DC特性

規(guī)定了輸入時鐘的最大電壓、交叉電壓、輸入擺幅和輸入擺率等參數(shù)，確保輸入時鐘信號的質(zhì)量。

（5）I/O電氣特性

包括輸入高電壓、輸入低電壓、輸出低電壓、輸入泄漏電流等參數(shù)，為工程師設(shè)計輸入輸出電路提供了參考。

（6）電源供應(yīng)特性

給出了不同型號和不同負(fù)載條件下的電源電流參數(shù)，包括工作電流和電源關(guān)斷電流，幫助工程師進(jìn)行電源設(shè)計。

（7）SMBus電氣特性

適用于除RC19102外的其他型號，規(guī)定了SMBus的直流和交流電氣特性，如輸入高電壓、輸入低電壓、時鐘頻率、總線空閑時間等參數(shù)，確保SMBus通信的可靠性。

六、測試負(fù)載

文檔中給出了不同測試場景下的負(fù)載參數(shù)，包括AC/DC測試負(fù)載和PCIe相位抖動測量測試負(fù)載，為工程師進(jìn)行設(shè)備測試提供了指導(dǎo)。

七、SMBus串行接口信息

1. 讀寫操作

詳細(xì)描述了如何通過SMBus接口進(jìn)行讀寫操作，包括控制器發(fā)送的起始位、地址、數(shù)據(jù)字節(jié)等步驟，以及設(shè)備的響應(yīng)方式。

2. 位類型

定義了SMBus的位類型，如只讀（RO）、讀寫（RW）、寫1清零（RW1C）等，方便工程師進(jìn)行寄存器操作。

3. 寫鎖功能

介紹了寫鎖功能的實(shí)現(xiàn)方式，通過WRITE_LOCK寄存器可以對SMBus進(jìn)行寫保護(hù)，確保設(shè)備配置的安全性。

4. 地址解碼

給出了SMBus地址解碼表，通過SADR_tri引腳的不同組合可以解碼不同的SMBus地址。

5. 寄存器描述

詳細(xì)描述了SMBus的各個寄存器的功能和位域定義，如OUTPUT_ENABLE用于控制輸出使能，LOS_CONFIG用于配置LOS信號的工作模式等。

八、應(yīng)用設(shè)計建議

1. 輸入輸出處理

（1）未使用的單端控制輸入

單端控制引腳具有內(nèi)部上拉和/或下拉電阻，若默認(rèn)引腳狀態(tài)滿足需求，可留空。若需要改變引腳狀態(tài)或增強(qiáng)設(shè)計魯棒性，建議使用10kohm的外部電阻。

（2）未使用的差分CLK輸出

所有未使用的CLK輸出可留空，但建議不連接走線，并使用OEb引腳禁用輸出，以減少干擾。

（3）未使用的SMBus時鐘和數(shù)據(jù)引腳

若不使用SMBus接口，時鐘和數(shù)據(jù)引腳需用外部電阻上拉。若可能用于調(diào)試，建議使用單獨(dú)的電阻，推薦阻值為10kohm。

2. 差分CLK輸入配置

RC191xx系列時鐘輸入緩沖器支持四種配置：直接連接到HCSL電平時鐘、AC耦合連接到LVDS電平時鐘并使用外部終端電阻、使用內(nèi)部自偏置電路進(jìn)行AC耦合輸入、使用內(nèi)部下拉電阻進(jìn)行時鐘輸入終端。不同配置通過AC_IN和Rx_TERM位進(jìn)行設(shè)置。

3. 差分CLK輸出配置

（1）直接耦合HCSL負(fù)載

LP - HCSL CLK輸出具有內(nèi)部源端接，可直接驅(qū)動行業(yè)標(biāo)準(zhǔn)的HCSL電平輸入，支持85ohm和100ohm的差分阻抗，也可驅(qū)動接收端接的HCSL負(fù)載。

（2）AC耦合非HCSL負(fù)載

CLK輸出可直接驅(qū)動AC耦合電容，時鐘輸入側(cè)可能需要輸入相關(guān)的偏置網(wǎng)絡(luò)。對于與其他邏輯系列（如LVDS、LVPECL或CML）的連接，可參考AN - 891文檔。

4. 電源關(guān)斷耐受引腳

PDT引腳允許在設(shè)備未供電時驅(qū)動信號，對設(shè)備無不良影響，且支持3.3V電壓耐受，適用于不同電源啟動時間的系統(tǒng)設(shè)計。

5. 靈活啟動時序

支持靈活的啟動序列，CLKIN可在VDD應(yīng)用之前運(yùn)行，或者VDD應(yīng)用后可在無輸入時鐘的情況下等待較長時間，為系統(tǒng)設(shè)計提供了更大的靈活性。

6. 信號丟失和自動時鐘停車

具備信號丟失（LOS）檢測電路，通過LOSb引腳和SMBus寄存器中的LOS_EVT位指示輸入時鐘的存在或缺失。當(dāng)檢測到LOS事件時，自動時鐘停車（ACP）電路可將輸出設(shè)置為低/低狀態(tài)。

7. 輸出使能控制

提供兩種機(jī)制來啟用或禁用時鐘輸出：SMBus輸出使能位和輸出使能（OEb）引腳。兩種機(jī)制都能實(shí)現(xiàn)同步、無毛刺的輸出控制，但需要CLKIN運(yùn)行才能正常工作。

九、總結(jié)

Renesas的RC191xx系列PCIe Gen7 1.8V扇出緩沖器以其高性能、豐富的特性和靈活的設(shè)計，為PCIe系統(tǒng)提供了可靠的時鐘解決方案。在不同的應(yīng)用場景中，能夠滿足對時鐘信號質(zhì)量和穩(wěn)定性的嚴(yán)格要求。工程師在設(shè)計過程中，應(yīng)根據(jù)具體應(yīng)用需求，合理選擇設(shè)備型號和配置參數(shù)，并遵循文檔中的設(shè)計建議，以確保系統(tǒng)的可靠性和性能。同時，要注意設(shè)備的測試和驗(yàn)證工作，確保其符合規(guī)格要求。你在使用RC191xx系列產(chǎn)品時，遇到過哪些挑戰(zhàn)呢？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。