ADP5056：高性能三通道降壓調節(jié)器的設計與應用

在電子設計領域，電源管理是一個至關重要的環(huán)節(jié)。一款優(yōu)秀的電源管理芯片能夠為系統(tǒng)提供穩(wěn)定、高效的電源供應，從而保障整個系統(tǒng)的穩(wěn)定運行。今天，我們就來深入探討一下Analog Devices推出的ADP5056三通道降壓調節(jié)器，看看它在設計和應用方面有哪些獨特之處。

文件下載：ADP5056.pdf

一、ADP5056概述

ADP5056是一款集成了三個高性能降壓調節(jié)器的電源管理單元，采用43引腳的LGA封裝，能夠滿足對性能和板空間要求較高的應用場景。它的輸入電壓范圍寬達2.75V至18V，無需預調節(jié)器即可直接連接高輸入電壓，大大簡化了應用設計，提高了效率。

二、關鍵特性

1. 寬輸入電壓范圍

ADP5056的輸入電壓范圍為2.75V至18V，偏置輸入電壓范圍為4.5V至18V，能夠適應多種不同的電源環(huán)境。這使得它在不同的應用場景中都能穩(wěn)定工作，為系統(tǒng)提供可靠的電源支持。

2. 高性能輸出

通道1和通道2為7A同步降壓調節(jié)器，在并聯(lián)工作時可提供高達14A的輸出電流；通道3為3A同步降壓調節(jié)器。同時，它還具有高精度的反饋電壓，在 -40°C至 +125°C的結溫范圍內(nèi)，反饋電壓精度為 -0.62%至 +0.69%，能夠確保輸出電壓的穩(wěn)定性。

3. 靈活的工作模式

支持250kHz至2500kHz的可調開關頻率，用戶可以根據(jù)實際需求進行調整。此外，它還提供了FPWM/PSM模式選擇，能夠在不同的負載條件下實現(xiàn)高效的功率管理。

4. 豐富的保護功能

具備欠壓鎖定（UVLO）、過流保護和熱關斷（TSD）等保護功能，能夠有效保護芯片和系統(tǒng)免受異常情況的影響，提高系統(tǒng)的可靠性。

三、工作原理

1. 降壓調節(jié)器工作模式

• PWM模式：在PWM模式下，降壓調節(jié)器以固定頻率工作。內(nèi)部振蕩器通過RT引腳編程設置頻率，使用低側MOSFET電流進行PWM控制。在每個振蕩器周期開始時，高側MOSFET導通，電感電流增加，直到模擬電流斜坡電壓超過COMPx電壓，此時高側MOSFET關斷，低側MOSFET導通，電感電流減小。
• PSM模式：當輸出負載低于PSM電流閾值時，降壓調節(jié)器會平滑過渡到可變頻率的PSM操作。當輸出電壓低于調節(jié)范圍時，調節(jié)器會進入PWM模式幾個振蕩器周期，直到電壓恢復到調節(jié)范圍內(nèi)。在脈沖之間的空閑時間，MOSFET關斷，輸出電容為負載供電。
• FPWM和自動PWM/PSM模式：通過SYNC/MODE引腳，用戶可以將降壓調節(jié)器配置為始終工作在FPWM模式或自動PWM/PSM模式。在FPWM模式下，即使輸出電流低于PWM/PSM閾值，調節(jié)器仍以固定頻率工作；在自動PWM/PSM模式下，調節(jié)器根據(jù)輸出電流自動切換工作模式，以實現(xiàn)高效的功率管理。

2. 可調輸出電壓

ADP5056通過外部電阻分壓器提供可調輸出電壓。每個通道的反饋引腳默認參考電壓為600mV，用戶可以通過調整電阻分壓器的阻值來設置所需的輸出電壓。

3. 內(nèi)部調節(jié)器（VREG）

內(nèi)部VREG調節(jié)器為內(nèi)部電路提供穩(wěn)定的4.8V電源。在VREG和地之間連接一個4.7μF（X5R或X7R）陶瓷電容，以確保電源的穩(wěn)定性。只要VBIAS電壓可用，內(nèi)部VREG調節(jié)器就會始終處于工作狀態(tài)。

4. 獨立電源應用

ADP5056支持三個降壓調節(jié)器使用獨立的輸入電壓，即三個降壓調節(jié)器的輸入電壓可以連接到不同的電源。同時，VBIAS電壓為內(nèi)部調節(jié)器和控制電路提供電源，因此在使用獨立電源時，VBIAS電壓必須高于UVLO閾值，其他通道才能開始工作。

5. 自舉電路

每個降壓調節(jié)器都集成了自舉調節(jié)器，需要在BSTx引腳和SWx引腳之間連接一個0.1μF陶瓷電容（X5R或X7R），為高側MOSFET提供柵極驅動電壓。

6. 有源輸出放電開關

每個降壓調節(jié)器都集成了一個從開關節(jié)點到地的放電開關，當相關調節(jié)器禁用時，該開關導通，有助于快速放電輸出電容。通道1至通道3的放電開關典型值為85Ω。

7. 精密使能

ADP5056每個調節(jié)器都有一個使能控制引腳（ENx），該引腳具有一個0.615V參考電壓的精密使能電路。當ENx引腳電壓高于0.615V時，調節(jié)器啟用；當ENx引腳電壓低于0.575V時，調節(jié)器禁用。同時，精密使能引腳還具有內(nèi)部下拉電流源，可在使能引腳懸空時提供默認關斷功能。

8. 序列模式

ADP5056集成了每個通道的序列控制功能。當ENx信號變?yōu)楦唠娖綍r，由序列器控制的每個通道在CFG2引腳設置的延遲時間后開始軟啟動；當ENx信號變?yōu)榈碗娖綍r，通道在延遲定時器（tDIS_DLYx）后關閉。所有通道的開啟和關閉延遲定時器設計相反，以滿足典型系統(tǒng)的序列要求。

9. 振蕩器

通過將一個電阻從RT引腳連接到地，可以將ADP5056的開關頻率設置在250kHz至2500kHz之間。電阻值的計算公式為 (R{T}=frac{167,305}{f{S W}^{0.998}}) ，用戶可以根據(jù)需要選擇合適的電阻值來設置開關頻率。

10. 同步輸入/輸出

ADP5056的開關頻率可以同步到一個頻率范圍為250kHz至2700kHz的外部時鐘。當檢測到外部時鐘信號時，開關頻率會平滑過渡到外部時鐘的頻率；當外部時鐘信號停止時，設備會自動切換回內(nèi)部時鐘繼續(xù)工作。此外，SYNC/MODE引腳還可以通過CFG1引腳配置為同步時鐘輸出。

11. 軟啟動

ADP5056的降壓調節(jié)器包含軟啟動電路，在啟動過程中以受控方式斜坡輸出電壓，從而限制浪涌電流。所有通道的軟啟動時間固定為0.83 × tSET定時器（2.2ms或17.3ms，取決于RCFG2值）。

12. 功能配置（CFG1和CFG2）

ADP5056通過CFG1引腳和CFG2引腳對所有通道的功能配置進行解碼。CFG1引腳可用于編程SYNC/MODE引腳或CLKOUT、負載輸出能力和并行操作；CFG2引腳可用于編程tSET定時器、快速瞬態(tài)功能和三個通道的序列。

13. 并行操作

ADP5056支持通道1和通道2的2相并行操作，可提供高達14A的單輸出電流。通過CFG1引腳配置，有同相并行操作和交錯并行操作兩種模式可供選擇。

• 同相并行操作：將通道1和通道2的內(nèi)部MOSFET和驅動電路并聯(lián)，以通道1為控制主通道，忽略通道2的控制級。該模式使用單個電感，節(jié)省外部組件和空間。
• 交錯并行操作：通道1和通道2以180°異相操作，依靠獨立的控制回路實現(xiàn)兩個通道之間的電流平衡。該模式使用兩個電感，具有紋波電流抵消和更高等效開關頻率的優(yōu)點。

14. 快速瞬態(tài)模式

ADP5056在大負載階躍條件下具有快速瞬態(tài)響應功能。反饋引腳檢測輸出電壓，當輸出電壓低于特定閾值時，內(nèi)部環(huán)路增益逐漸增加，以提高負載瞬態(tài)響應速度。通過CFG2引腳可編程開啟快速瞬態(tài)模式。

15. 預充電輸出啟動

ADP5056的降壓調節(jié)器具有預充電啟動功能，可保護低側FET在啟動過程中免受損壞。如果在調節(jié)器開啟前輸出電壓已預充電，調節(jié)器會防止反向電感電流（使輸出電容放電），直到內(nèi)部軟啟動參考電壓超過反饋（FBx）引腳上的預充電電壓。

16. 電流限制保護

ADP5056使用模擬電流斜坡電壓進行逐周期電流限制保護，防止電流失控。當模擬電流斜坡電壓達到谷值電流限制閾值加上斜坡電壓時，高側MOSFET關斷，低側MOSFET導通，直到下一個周期。如果過流計數(shù)器達到20，設備進入打嗝模式，只有當電感電流達到零時，低側MOSFET才會關斷。在打嗝模式下，高側MOSFET和低側MOSFET都關斷，設備在七個軟啟動周期后嘗試重新啟動。

17. UVLO

欠壓鎖定電路監(jiān)測ADP5056中每個降壓調節(jié)器的偏置輸入電壓（VBIAS引腳）和電源輸入電壓水平（PVINx引腳）。如果電源輸入電壓低于2.22V（典型下降閾值），相應通道關閉；當輸入電壓上升到2.5V（典型上升閾值）以上時，軟啟動周期開始，當ENx引腳為高電平時，相應通道啟用。如果偏置電壓低于3.8V（典型下降閾值），所有通道關閉；當偏置電壓上升到4.2V（典型上升閾值）以上時，每個啟用的通道開始軟啟動。

18. 電源良好功能

ADP5056包括一個開漏電源良好輸出（PWRGD引腳），當三個降壓調節(jié)器正常工作時，該引腳變?yōu)楦唠娖?。PWRGD引腳監(jiān)測三個通道的輸出電壓，當調節(jié)后的輸出電壓在標稱輸出的95%（典型）至105%（典型）之間時，PWRGD信號為高電平；當調節(jié)后的輸出電壓低于標稱輸出的93%（典型）或高于107%（典型），且去毛刺時間大于約四個開關周期時，PWRGD引腳置為0。

19. 高溫上電

盡管ADP5056的最大工作結溫為150°C，但在上電時，設備有一個125°C的較低溫度保護限制，以保護內(nèi)部非易失性存儲器。如果在上電時溫度高于125°C，設備將無法工作，直到溫度降至125°C以下。

20. 熱關斷

如果ADP5056的結溫超過175°C，熱關斷電路將關閉IC（內(nèi)部線性調節(jié)器除外）。只有當電感電流達到零時，低側MOSFET才會關斷。為防止熱關斷后立即重啟，設置了15°C的滯后，即當芯片溫度降至160°C以下時，設備才會重新啟動，每個啟用的通道將開始軟啟動。

四、應用信息

1. 可編程可調輸出電壓

ADP5056的輸出電壓通過從輸出電壓到FBx引腳的電阻分壓器進行外部設置。為了減少反饋偏置電流對輸出電壓精度的影響，建議分壓器中的底部電阻值小于50kΩ。輸出電壓的計算公式為 (V{OUT }=V{REF } timesleft(1+left(R{TOP } / R{BOT }right)right)) ，其中 (V{REF}) 為反饋參考電壓（通道1至通道3為0.6V）， (R{TOP}) 為從VOUT到FBx的反饋電阻， (R_{BOT}) 為從FBx到地的反饋電阻。

2. 電壓轉換限制

由于最小導通時間和最小關斷時間的限制，對于給定的輸入電壓，輸出電壓存在上下限。在FPWM模式下，當最小導通時間限制被超過時，通道1和通道2可以跳過開關脈沖以維持輸出調節(jié)。為了避免這種情況，需要仔細選擇開關頻率。最小輸出電壓和最大輸出電壓的計算公式分別為：

• (V_{OUTMIN }=V{IN } × t_{MINON } × f{SW }-left(R_{D SONMS }-R{DSONLS }right) × frac{1}{2} I{OUTMIN } × t{MINON } × f{SW }-left(R_{DSON LS }+R{L}right) × I_{OUT_MIN })
• (V_{OUTMAX }=V{IN}times (1-t_{MINOFF}× f{SW})-(R_{DSONLES}-R{DSONLS})× I{OUTMAX }times (1-t{MINOFF}× f{SW})-(R_{DSONLS}+R{L})× I_{OUT_MAX })

3. 電流限制設置

ADP5056的通道1、通道2和通道3有兩個可選的電流限制閾值。在進行電流限制配置時，確保所選的電流限制值大于電感的峰值電流（IPEAK）。

4. 軟啟動設置

通過將一個電阻從CFG2引腳連接到地，可以將軟啟動時間設置為2.2ms或17.3ms，以限制啟動時的浪涌電流。

5. 電感選擇

電感值由開關頻率、輸入電壓、輸出電壓和電感紋波電流決定。較小的電感值可以實現(xiàn)更快的瞬態(tài)響應，但由于較大的電感紋波電流可能會降低效率；較大的電感值可以減小紋波電流，提高效率，但會導致瞬態(tài)響應變慢。因此，需要在瞬態(tài)響應和效率之間進行權衡。通常，電感的峰 - 峰紋波電流 (Delta I{L}) 設置為最大負載電流的30%至40%。電感值的計算公式為 (L=left( (V{IN}-V{OUT })× Dright) /left( Delta I{L}× f{sw}right)) ，其中 (D=V{OUT } / V_{I N}) 為占空比。同時，電感的飽和電流必須大于峰值電感電流，rms電流額定值必須大于計算得到的最大rms電流。

6. 輸出電容選擇

輸出電容會影響輸出電壓紋波和調節(jié)器的環(huán)路動態(tài)。在負載階躍瞬變時，輸出電容在控制環(huán)路增加電感電流之前為負載供電，從而導致輸出電壓的下沖或過沖。為了滿足下沖和過沖要求，可以使用以下公式計算所需的輸出電容：

• (C_{OUTUV }=frac{K{U V} × Delta I{STEP }^{2} × L}{2 timesleft(V{IN }-V{OUT }right) × Delta V{OUT _{-} U V}})
• (C_{OUTOV }=frac{K{OV } × Delta I{STEP }^{2} × L}{left(V{OUT }+Delta V_{OUTOV }right)^{2}-V{OUT }^{2}})

同時，輸出電容的有效串聯(lián)電阻（ESR）和電容值決定了輸出電壓紋波。為了滿足輸出紋波要求，可以使用以下公式選擇輸出電容：

• (C_{OUTRIPPLE }=frac{Delta I{L}}{8 × f{SW } × Delta V{OUT_RIPPLE }})
• (R{E S R}=frac{Delta V{OUTRIPPLE }}{Delta I{L}})

建議選擇陶瓷電容，以實現(xiàn)低輸出紋波和小的輸出偏差。

7. 輸入電容選擇

輸入去耦電容用于衰減輸入上的高頻噪聲，并作為能量存儲裝置。應使用陶瓷電容，并將其放置在靠近PVINx引腳的位置。輸入電容、高側MOSFET和低側MOSFET組成的環(huán)路應盡可能小。輸入電容的電壓額定值必須大于最大輸入電壓，rms電流額定值必須大于 (I{C{N-} m m s}=I_{OUT } × sqrt{D times(1-D)}) 。

8. 編程UVLO輸入

精密使能輸入可以對輸入電壓的UVLO閾值進行編程。精密開啟閾值為0.615V，關閉閾值為0.575V?？梢允褂靡韵鹿接嬎憧删幊蘓IN開啟電壓和VIN關閉電壓的電阻分壓器：

• (V_{INRISING }=left(3.5 mu A+0.615 V / R{BOTEN }right) × R{TOP_EN }+0.615 V)
• (V_{INFALLING }=left(0.9 mu A+0.575 V / R{B O T _E N}right) × R_{TOP_EN }+0.575 V)

9. 斜率補償設置

在電流模式控制架構中，斜率補償是必要的，以防止次諧波振蕩并保持穩(wěn)定的輸出。ADP5056使用模擬電流模式，通過將一個電阻（RRAMPX）從RAMPx引腳連接到地來實現(xiàn)斜率補償。理論上，額外的斜率為VOUT/(2 × L)足以穩(wěn)定系統(tǒng)，但為了確保任何噪聲在一個周期內(nèi)被消除，系統(tǒng)不受次諧波振蕩的影響，ADP5056使用額外的斜率VOUT/L。斜坡電阻值的計算公式為：

• (R_{R A M P I}=L 1 × 500)
• (RAMP2 =L 2 × 500)
• (R_{R A M P 3}=L 3 × 226) 其中 (L 1) 、 (L 2) 和 (L 3) 分別為每個通道的電感值（單位為μH）。

10. 補償組件設計

對于電流模式控制，功率級可以簡化為一個電壓控制電流源，為輸出電容和負載電阻提供電流。ADP5056使用跨導放大器作為