文章來源：Jeff的芯片世界

原文作者：Jeff的芯片世界

BTI是芯片老化的“隱形推手”，嚴(yán)重影響器件可靠性。本文深度解析NBTI與PBTI機(jī)理，探討其在先進(jìn)制程及SiC器件中的失效表現(xiàn)與對(duì)抗策略，揭示如何通過工藝創(chuàng)新與設(shè)計(jì)冗余，保障半導(dǎo)體系統(tǒng)的長期穩(wěn)定運(yùn)行。

偏置溫度不穩(wěn)定性（BTI）是半導(dǎo)體器件在偏壓和溫度共同作用下，電學(xué)參數(shù)隨時(shí)間發(fā)生漂移的物理現(xiàn)象，是芯片老化的重要機(jī)制之一。它不像電遷移那樣直接導(dǎo)致斷路，而是通過緩慢改變晶體管特性，使芯片性能逐漸下降、功耗增加、噪聲變大，最終可能引發(fā)時(shí)序錯(cuò)誤或失效。BTI廣泛存在于各類MOSFET器件中，在先進(jìn)制程和寬禁帶半導(dǎo)體（如SiC）中尤為顯著。

BTI的物理機(jī)理與分類

BTI的本質(zhì)源于柵極氧化層及界面處的缺陷。在高溫和偏壓應(yīng)力下，晶體管內(nèi)部的電荷陷阱被激活，捕獲載流子（電子或空穴），導(dǎo)致閾值電壓漂移、飽和漏極電流和跨導(dǎo)減小。以PMOS器件中常見的NBTI為例，反應(yīng)擴(kuò)散模型解釋為：Si/SiO?界面處鈍化的Si-H鍵在垂直電場和空穴作用下斷裂，釋放出的氫原子或分子向柵極擴(kuò)散，留下帶正電的界面態(tài)和氧化層陷阱，從而改變器件參數(shù)。對(duì)于NMOS，PBTI則與高介電常數(shù)材料（如HfO?）引入的額外缺陷密切相關(guān)。

BTI通常分為負(fù)偏壓溫度不穩(wěn)定性（NBTI）和正偏壓溫度不穩(wěn)定性（PBTI）。NBTI主要發(fā)生在PMOS器件加負(fù)柵壓時(shí)，表現(xiàn)為閾值電壓絕對(duì)值增大；PBTI主要影響NMOS，在高k金屬柵工藝后愈發(fā)明顯。在傳統(tǒng)亞微米工藝中NBTI是關(guān)注焦點(diǎn)，而進(jìn)入先進(jìn)節(jié)點(diǎn)（7nm/5nm/3nm）后，柵氧化層極?。▋H幾埃），界面態(tài)和陷阱對(duì)器件特性的影響被放大，加上高k材料本身缺陷較多，使得BTI效應(yīng)更為嚴(yán)峻。在SiC MOSFET中，由于SiC/SiO?界面缺陷能量范圍寬，載流子更容易被捕獲或釋放，導(dǎo)致BTI行為比Si器件更復(fù)雜。

BTI的失效表現(xiàn)與影響因素

BTI引起的參數(shù)漂移主要包括閾值電壓偏移、飽和電流下降、跨導(dǎo)降低，進(jìn)而造成電路延遲增大、時(shí)序余量緊張。實(shí)際使用中，電子設(shè)備會(huì)表現(xiàn)出運(yùn)行變慢、卡頓、功耗上升、偶發(fā)死機(jī)等現(xiàn)象。例如手機(jī)使用一年后掉幀、路由器長期運(yùn)行后斷流、車載中控高溫下卡頓等，均與BTI導(dǎo)致的老化有關(guān)。在服務(wù)器、工控、車規(guī)等領(lǐng)域，若BTI控制不當(dāng)可能引發(fā)安全事故。

BTI的退化程度受偏壓、溫度、時(shí)間以及材料特性共同影響。偏壓越高、溫度越高，退化速率越快。對(duì)于SiC MOSFET，由于禁帶寬度大（3.2eV），導(dǎo)帶底位置高，電子從導(dǎo)帶躍遷至界面態(tài)所需能量較低，因此PBTI漂移量比Si器件大（最佳工藝下約8倍，但絕對(duì)值在0.1V以內(nèi)）；而NBTI方面，優(yōu)化后的SiC MOSFET可與Si器件相當(dāng)，甚至漂移斜率更小。此外，界面態(tài)密度、能帶結(jié)構(gòu)、載流子遷移率等因素也決定了BTI的恢復(fù)特性和準(zhǔn)永久分量。

AC BTI的特殊性

除了直流應(yīng)力（DC BTI）外，交流應(yīng)力（AC BTI）對(duì)SiC MOSFET的影響不容忽視。在Si器件中，AC BTI漂移通常小于DC BTI，因?yàn)殚_關(guān)過程會(huì)刷新界面態(tài)狀態(tài)，削弱累積效應(yīng)。但在SiC中，由于界面態(tài)密度高、載流子捕獲后難以快速釋放，且材料遷移率較低，AC BTI漂移量可能超過DC BTI。實(shí)驗(yàn)表明，AC BTI下閾值電壓始終正向漂移，導(dǎo)致溝道電阻增大、導(dǎo)通損耗上升。其退化程度主要取決于開關(guān)頻率、柵壓上下限和溫度：開關(guān)次數(shù)相同時(shí)，漂移量幾乎相同，即與應(yīng)力時(shí)間無關(guān)；柵壓下限越負(fù)（關(guān)斷場強(qiáng)增大），漂移斜率越大；柵壓上限和溫度升高則加劇漂移。

工程中的應(yīng)對(duì)策略

BTI無法徹底消除，但可通過多種手段抑制或規(guī)避。在工藝層面，優(yōu)化柵介質(zhì)質(zhì)量、降低界面態(tài)密度、改進(jìn)HKMG工藝是根本途徑。在電路設(shè)計(jì)層面，可增加時(shí)序余量以容忍長期漂移，或采用動(dòng)態(tài)電壓頻率調(diào)整（DVFS）在非滿負(fù)載時(shí)降低工作電壓，減緩BTI累積。此外，流片前利用EDA工具進(jìn)行BTI仿真和壽命評(píng)估至關(guān)重要，通過預(yù)測數(shù)年后的參數(shù)漂移量，識(shí)別關(guān)鍵路徑，確保產(chǎn)品在預(yù)期壽命內(nèi)滿足規(guī)范。對(duì)于SiC器件，還需將AC BTI納入可靠性標(biāo)準(zhǔn)（如JESD22、AEC-Q101的完善），并采用改進(jìn)的測量方法（如預(yù)處理脈沖、反向脈沖）準(zhǔn)確區(qū)分快速恢復(fù)分量與準(zhǔn)永久分量。

BTI是半導(dǎo)體器件可靠性領(lǐng)域的基礎(chǔ)效應(yīng)，貫穿從材料選擇、工藝開發(fā)到電路設(shè)計(jì)的全過程。理解其機(jī)理、準(zhǔn)確評(píng)估其影響并采取有效對(duì)抗措施，是保障芯片長期穩(wěn)定運(yùn)行的關(guān)鍵。