詳解ADN2813：高速時鐘與數(shù)據(jù)恢復(fù)IC的卓越之選

在高速數(shù)據(jù)傳輸領(lǐng)域，時鐘與數(shù)據(jù)恢復(fù)（CDR）技術(shù)至關(guān)重要，它直接影響著數(shù)據(jù)傳輸?shù)臏蚀_性和穩(wěn)定性。ADN2813作為一款連續(xù)速率從10 Mb/s到1.25 Gb/s的時鐘和數(shù)據(jù)恢復(fù)IC，憑借其出色的性能和豐富的功能，成為眾多應(yīng)用場景的理想選擇。

文件下載：ADN2813.pdf

產(chǎn)品概述

ADN2813由Analog Devices公司推出，具備從10 Mb/s到1.25 Gb/s的串行數(shù)據(jù)輸入能力，遠超SONET對抖動傳輸、生成和容限的要求。它采用了專利的時鐘恢復(fù)架構(gòu)，無需外部參考時鐘即可自動鎖定所有數(shù)據(jù)速率，還擁有獨立的切片電平調(diào)整和信號丟失（LOS）檢測功能。

關(guān)鍵特性

1. 寬數(shù)據(jù)速率范圍：支持10 Mb/s至1.25 Gb/s的連續(xù)數(shù)據(jù)速率，適應(yīng)多種應(yīng)用需求。
2. 低功耗設(shè)計：典型功耗僅450 mW，采用3.3 V單電源供電，降低了系統(tǒng)功耗。
3. 高靈敏度量化器：量化器靈敏度典型值為3.3 mV，可調(diào)整切片電平范圍為±95 mV。
4. LOS檢測功能：LOS檢測范圍為2.3 mV至19 mV，具有6 dB的電氣滯后，防止輸出抖動。
5. I2C接口：通過I2C接口可訪問可選功能，方便系統(tǒng)配置和監(jiān)控。
6. 緊湊封裝：采用5 mm × 5 mm 32引腳LFCSP封裝，無鉛環(huán)保，節(jié)省電路板空間。

工作原理

ADN2813是一個延遲和鎖相環(huán)電路，用于從NRZ編碼數(shù)據(jù)流中恢復(fù)時鐘和重新定時數(shù)據(jù)。它通過兩個獨立的反饋環(huán)路跟蹤輸入數(shù)據(jù)信號的相位，共享一個公共控制電壓。高速延遲鎖定環(huán)路使用壓控移相器跟蹤輸入抖動的高頻分量，而由VCO組成的獨立相位控制環(huán)路跟蹤輸入抖動的低頻分量。

環(huán)路控制

• 高頻抖動跟蹤：高速延遲鎖定環(huán)路中的壓控移相器對高頻抖動進行快速響應(yīng)，確保時鐘信號的穩(wěn)定性。
• 低頻抖動跟蹤：VCO通過相位控制環(huán)路跟蹤低頻抖動，實現(xiàn)對輸入數(shù)據(jù)信號相位的精確跟蹤。
• 頻率粗調(diào)：第三個環(huán)路將VCO頻率與輸入數(shù)據(jù)頻率進行比較，設(shè)置粗調(diào)電壓，確定VCO的初始頻率。
• 精細控制：抖動跟蹤鎖相環(huán)通過精細調(diào)諧控制VCO，使靜態(tài)相位誤差趨近于零。

抖動處理

ADN2813的延遲和相位環(huán)路共同提供寬帶抖動適應(yīng)和窄帶抖動濾波功能。其抖動傳遞函數(shù)是一個二階低通濾波器，有效減少了抖動峰值，適用于信號再生器應(yīng)用，避免了級聯(lián)再生器中抖動的危險積累。

功能描述

頻率獲取

ADN2813能夠在10 Mb/s至1.25 Gb/s的數(shù)據(jù)頻率范圍內(nèi)獲取頻率。鎖檢測電路比較VCO和輸入數(shù)據(jù)的頻率，當(dāng)頻率差超過1000 ppm時，觸發(fā)頻率獲取周期。VCO頻率首先被重置到其范圍的底部（10 MHz），然后頻率檢測器逐步增加VCO頻率，直到與數(shù)據(jù)頻率相差在250 ppm以內(nèi)，此時鎖丟失信號（LOL）被解除。

限幅放大器

限幅放大器具有差分輸入（PIN/NIN），內(nèi)部通過50 Ω電阻連接到片上電壓參考（典型值 (VREF = 2.5 V)）。輸入通常采用交流耦合，也可直流耦合，只要輸入共模電壓保持在2.5 V以上。輸入偏移經(jīng)過工廠調(diào)整，典型靈敏度優(yōu)于3.3 mV，且漂移極小。限幅放大器可以差分或單端驅(qū)動。

切片調(diào)整

量化器的切片電平可以通過向SLICEP/SLICEN輸入施加高達±0.95 V的差分電壓進行±100 mV的偏移，以減輕放大自發(fā)輻射（ASE）噪聲或占空比失真的影響。如果不需要調(diào)整切片電平，SLICEP/SLICEN應(yīng)連接到VEE。切片調(diào)整的增益約為0.11 V/V。

LOS檢測器

接收器前端的LOS檢測器電路用于檢測輸入信號電平是否低于用戶可調(diào)節(jié)的閾值。閾值通過一個外部電阻從引腳9（THRADJ）連接到VEE來設(shè)置。當(dāng)輸入電平低于編程的LOS閾值時，LOS檢測器的輸出（引腳22）被置為邏輯1。LOS檢測器的響應(yīng)時間設(shè)計為約500 ns，但在交流耦合應(yīng)用中，受RC時間常數(shù)的影響較大。LOS引腳默認高電平有效，通過設(shè)置CTRLC[2]位為1，可將其配置為低電平有效。

鎖檢測操作

ADN2813的鎖檢測器有三種操作模式：

1. 正常模式：無需參考時鐘，自動鎖定10 Mb/s至1.25 Gb/s的任何數(shù)據(jù)速率。當(dāng)VCO與輸入數(shù)據(jù)頻率相差在250 ppm以內(nèi)時，LOL信號解除，D/PLL開始工作，實現(xiàn)相位鎖定。如果輸入頻率誤差超過1000 ppm，LOL信號重新置位，開始新的頻率獲取。
2. REFCLK模式：使用參考時鐘輔助鎖定VCO。通過設(shè)置CTRLA[0]為1啟用該模式，用戶還需設(shè)置CTRLA[7:6]和CTRLA[5:2]位來設(shè)置參考頻率范圍和數(shù)據(jù)速率與參考頻率的分頻比。當(dāng)VCO與所需頻率相差在250 ppm以內(nèi)時，LOL信號解除，實現(xiàn)相位鎖定。
3. 靜態(tài)LOL模式：指示是否曾經(jīng)發(fā)生過鎖丟失情況，即使ADN2813重新鎖定，該狀態(tài)也會一直保持，直到手動重置靜態(tài)LOL位（MISC[4]）。通過將I2C寄存器位CTRLB[7]置為1，LOL引腳將成為靜態(tài)LOL指示器。

諧波檢測器

ADN2813的諧波檢測器能夠檢測輸入數(shù)據(jù)是否切換到VCO當(dāng)前鎖定數(shù)據(jù)速率的低次諧波。當(dāng)檢測到諧波時，LOL引腳置位，啟動新的頻率獲取，ADN2813自動鎖定到新的數(shù)據(jù)速率。但該檢測器無法檢測數(shù)據(jù)速率的高次諧波。

靜音模式

ADN2813提供兩種靜音模式：

1. SQUELCH DATAOUT和CLKOUT模式：默認模式，當(dāng)SQUELCH輸入（引腳27）為高電平時，時鐘和數(shù)據(jù)輸出均置為零狀態(tài)，抑制下游處理。
2. SQUELCH DATAOUT或CLKOUT模式：當(dāng)CTRLC[1]為1時選擇該模式，SQUELCH輸入為高電平時，DATAOUTN/DATAOUTP引腳靜音；為低電平時，CLKOUT引腳靜音，適用于中繼器應(yīng)用。

I2C接口

ADN2813支持2線I2C兼容串行總線，通過SDA和SCK輸入與總線上的其他設(shè)備進行通信。它有兩個7位從地址，用于讀寫操作。主設(shè)備通過啟動條件、發(fā)送地址和數(shù)據(jù)、接收確認等步驟與ADN2813進行數(shù)據(jù)傳輸。ADN2813有八個子地址，支持自動增量模式，方便用戶訪問內(nèi)部寄存器。

參考時鐘（可選）

雖然ADN2813不需要參考時鐘進行時鐘和數(shù)據(jù)恢復(fù)，但提供了對可選參考時鐘的支持。參考時鐘可以差分或單端驅(qū)動，輸入緩沖器可接受峰 - 峰差分幅度大于100 mV的差分信號或標準單端低電壓TTL輸入。參考時鐘的相位噪聲和占空比不是關(guān)鍵因素，100 ppm的精度即可。

參考時鐘有兩種用途：

1. 鎖定數(shù)據(jù)：通過設(shè)置I2C寄存器位CTRLA[0]為1啟用鎖定參考模式，ADN2813根據(jù)參考時鐘鎖定到特定數(shù)據(jù)速率。用戶需要設(shè)置CTRLA[7:6]和CTRLA[5:2]位來配置參考頻率范圍和分頻比。
2. 測量數(shù)據(jù)頻率：通過設(shè)置I2C寄存器位CTRLA[1]為1啟用精細數(shù)據(jù)速率回讀模式，ADN2813將輸入數(shù)據(jù)頻率與參考時鐘頻率進行比較，返回兩者的頻率比，精度可達0.01%。

應(yīng)用信息

PCB設(shè)計指南

為了實現(xiàn)ADN2813的最佳性能，需要采用適當(dāng)?shù)?a href="http://www.makelele.cn/tongxin/rf/" target="_blank">RF PCB設(shè)計技術(shù)：

1. 電源和接地：建議使用一個低阻抗接地平面，VEE引腳直接焊接到接地平面以減少串聯(lián)電感。在3.3 V電源進入PCB的位置使用22 μF電解電容，在IC電源VCC和VEE之間靠近ADN2813 VCC引腳處使用0.1 μF和1 nF陶瓷芯片電容。
2. 傳輸線：所有高頻輸入和輸出信號（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）應(yīng)使用50 Ω傳輸線，以最小化反射。PIN/NIN輸入跡線和CLKOUTP/CLKOUTN、DATAOUTP/DATAOUTN輸出跡線應(yīng)長度匹配，避免差分跡線之間的偏斜。
3. 焊接：32引腳LFCSP封裝的焊盤應(yīng)比封裝焊盤長0.1 mm、寬0.05 mm，確保焊點尺寸最大化。芯片底部的暴露焊盤應(yīng)通過塞孔連接到VEE，防止回流焊時焊料泄漏。
4. 交流耦合電容：選擇輸入（PIN、NIN）和輸出（DATAOUTP、DATAOUTN）的交流耦合電容時，需要考慮信號路徑中兩個50 Ω電阻形成的時間常數(shù)，以避免基線漂移和圖案相關(guān)抖動（PDJ）。

DC耦合應(yīng)用

ADN2813的輸入也可以進行直流耦合，適用于突發(fā)模式應(yīng)用，避免基線漂移。但需要注意不違反ADN2813的輸入范圍和共模電平要求。如果TIA的輸出電平不符合要求，需要在TIA輸出和ADN2813輸入之間添加電平轉(zhuǎn)換和/或衰減器。

粗數(shù)據(jù)速率回讀

通過I2C接口可以在不使用外部參考時鐘的情況下，將數(shù)據(jù)速率回讀到大約±10%的精度。當(dāng)LOL解除時，可以讀取9位寄存器COARSE_RD[8:0]，其中高8位是RATE[7:0]寄存器的內(nèi)容，最低位是MISC[0]。

總結(jié)

ADN2813以其卓越的性能和豐富的功能，為高速數(shù)據(jù)傳輸系統(tǒng)提供了可靠的時鐘和數(shù)據(jù)恢復(fù)解決方案。無論是在SONET、光纖通道、GbE還是HDTV等應(yīng)用中，它都能滿足對數(shù)據(jù)準確性和穩(wěn)定性的嚴格要求。在設(shè)計過程中，遵循PCB設(shè)計指南和相關(guān)應(yīng)用信息，能夠充分發(fā)揮ADN2813的優(yōu)勢，實現(xiàn)最佳的系統(tǒng)性能。你在使用ADN2813或類似CDR芯片時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。